SU1203533A1 - Устройство дл формировани имитостойких последовательностей сигналов сложной формы - Google Patents

Description

входом регистра сдвига, выход результата которого соединен с третьим информационным входом блока дешифрации чисел в остаточньк классах, выход третьего элемента задержки подключен к второму входу третьего элемента И-НЕ, вход управлени  записью блока умножени   вл етс  управл кицим входом блока умножени , о т л и ч а - ю щ е ее   тем, что, с целью расширени  функциональных возможностей за счет обеспечени  изменени  вида, формы и состава дискретных часто.тных сигналов путем изменени  вида манипулирующей функции, в него введен блок выдачи дискретных частотных сигналов, включаюпщй коммутатор каналов, элемент И, дешифратор, распределитель импульсов, -элементы коммутации,группа генераторов эталонных частот, генера тор тактовых импульсов,делитель,анало- гоцифровой преобразователь, первый элемент ИЛИ, второй элемент ИЛИ, выход которого  вл етс  информационным выходом устройства, входы дешифратора соединены соответственно с выходами элементов И группы мультипликатора , выходы дешифратора соединены соответственно с разрешающими входами распределител  импульсов и входами первого элемента ИЛИ блока выдачи дискретных частотных сигналов

Изобретение относитс  к вычислительной технике и прикладной математике и может быть использовано в технике формировани  имитостойких систем сигналов, несущих в своей структуре большую степень неопределенности вида, формы, длительности сигна- лов и их ансамблевых характеристик.

Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  изменени  вида, формы и состава дискретных частотных .сигналов путем изменени  вида манипу- лирукщей функции.

На фиг. 1 представлена схема предлагаемого устройства; на фиг.2 - схема мультипликатора; на фиг. 3 выход которого подключен к первому входу элемента И блока вьдачи дискретных частотньк сигналов, второй вход которого соединен с выходом делител , а выход подключен к тактовому входу распределител  импульсов , выход делител  соединен с так товыми входами счетчика, регистра и вторым входом второгр элемента И-НЕ мультипликатора, выходы распределител  импульсов соединены соответственно с разрешающими входами элементов коммутации, первые информационные входы которых соединены соответственно с выходами генераторов эталонных частот группы, вторы информационные входы элементов коммутации и группа входов аналого- цифрового преобразовател  соединены с выходами коммутатора каналов, выходы элементов коммутации соединены соответственно с входами второго элемента ИЛИ блока выдачи дискретны частотных сигналов, входы делител  соединены соответственно с выходом аналого-цифрового преобразовател , входрм записи числа элементов устройства и выходом генератора тактовых импульсов, группа входов коммутатора каналов  вл етс  группой входов источников информации устрой ства.

схема блока выдачи дискретных частот- ных сигналов.

Устройство содержит счетчик 1, формирователь 2 остатков, регистр 3,

мультипликатор 4, блок 5 выдачи дискретных частотных сигналов, входы и выходы 6-15, элементы 16-20 задержки , группу 21 элементов И, элементы И-НЕ 22-24, регистр 25 сдвига, блок

26 умножени , элементы ИЛИ 27-29, счетчик 30 элементов, дешифратор 31, распределитель 32 импульсов, генератор 33 тактовых импульсрв, элементы 34 коммутации, группа 35 генераторов

эталонных частот, элемент И 36, делитель 37, аналого-цифровой преобразователь (АЦП) 38, элемент ИЛИ 39, коммутатор 40 каналов, элемент ИЛИ

41, элемент 42 коммутации, счетчик 43, генератор 44 импульсов, группу информационнык входов 45 устройства и элемент И 46.

Устройство работает следующим

образом.

Перед началом работы в блок 26 умножени  мультипликатора 4 записываетс  двоичный код числа, первообразного элемента Q; соответствующег пол  Галуа-QF (р), а на счетчик 30 мультипликатора 4 и в делитель 37 с переменным коэффициентом делени  поступает код числа р элементов пол  Q t (р). Подачей импульса Начало работы устройство включаетс  в работу, на основании этого импульса блок 5 начинает вьщавать тактовые импульсы по своему вькоду; На основании данных импульсов мультипликатор умножает Q, на единицу, а по окончании умножени  вьщает по своему выходу 7 импульс установки в исходное состо ние на счетчик 1 и регистр 3 и затем начинает в каждьй тактовьй момент выдавать в формирователь 2 код результата умножени . Формирователь 2 формирует остаток от числа по модулю р и выдает результат в регистр 3. Последний выдает остаток по модулю на входы мультипликатора 4. Этот остаток результата умножени  единицы на Q/ по модулю р; и  вл етс  первым элементом а, мультипликативной группы пол  Галуа Gj F (р). Мультипликатор 4 выдает первьй элемент а, на входы блока 5 формировани  дискретных час ;тотных сигналов. Кроме того, код остатка записываетс  в блок 26 умножени  мультипликатора 4, где происходит процесс перемножени  d на , . Затем повтор етс  указанньй цикл операций и формируетс  второй элемент а г мультипликативной группы пол  G|F , и т.д. Таким образом, на входе мультипликатора 4 по вл етс  последовательность кодов остатков с|, Qi.Cmod р; ), а Q| (mod р; ), . . а- Q (mod р; ). Эта последовательность параллельных двоичных кодо в остатков а, , а ,.,., aj представл ет собой последовательность элементов мультипликативной группы пол  QP (р).

Последовательность параллельных двоичных кодов остатков поступает на блок 5, где происходит образова2035334

ние сложных сигналов в соответствии с информацией модул  р; , поступающей в блок 5, и длительностью информационного импульса. По окончании

5 формировани  элементов мультипликативной группы с выхода мультипликатора поступает импульс Конец формировани  мультипликативной группы пол  Cj Р (р), и на основании этого

10 импульса на вход мультипликатора 4 поступают такты пр мого считывани . Блок 5, в котором с приходом последнего элемента мультипликативной группы сформировалс  сложньм сигнал,

15 выдает в соответствии с тактами этот сложньй сигнал по своему выходу.

Устройство имеет следующие режимы работы.

Режим 1. При фиксированной дли2Q тельности информационной посылки:

а)с изменением первообразного Q; ;

б)с изменением модул  р; .

Режим 2. При изменении длительности информационной посыпки: а) с 25 изменением первообразного Q; ; б) с изменением модул  р; .

Режим la характеризуетс  изменением частотного и временного положений элементов сигнала на частотно- ,Q временной матрице (базового пр моугольника ) .

Режим 1 S характеризуетс  изменением количества частотных интервалов на частотно-временной матрице.

Режим 2 q характеризуетс  изменением частотного и временного положений элементов сигнала, а также длительности сигнала.

Режим 2 S характеризуетс  изменением количества частотных интервалов и длительности сигнала.

Формирование элементов мультипликативных групп полей Галуа обеспечивает мультипликатор 4, работающий следующим образом.

35

40

45

I

Перед началом работы в блок 26 умножени  по входам 11 и 15 записываетс  двоичньй код числа, первообразного элемента (3; соответствующего 50 пол  QF(p ) в регистр множител  и единица в регистр множимого, а также по входу 10 в счетчик 30 записывает- :с  код числа элементов пол . Подачей импульса Начало вычислени  по вхо- 55 ДУ 12 на вход Начало умножени  блока 26 устройство включаетс  в работу. Блок 26 умножает, единицу на Q; и записывает результат умножени 

в регистр 25 сдвига, а по окончании умножени  вьщает по соответствующему выходу импульс Конец умножени  на выход,привод  в нулевое состо ние схгетчик 1 и регистр 3, и на элемент 20 задержки. В следующий тактовый момент импульсом, с выхода элемента 20 через элемент ИЛИ 29 открываетс  элемент И 45, позвол   тактовому импульсу с выхода элемента И-НЕ 23 пройти -на тактовый вход регистра 25 сдвига на элемент 19 задержки, который обеспечивает открытие элемента И 46 в пос гедующие тактовые моменты и прохождени  импульсов на тактовый вход регистра сдвига. Таким образом, считываемое с регистра 25 число А, Ql IB двоичном коде поступает, начина  с младшего разр да, на вход .фор2 шровател  2. Тактовые импульсы, поступающие на вход 9, сопровождают импульсы кода, считываемого с регистра 25 числа, и поступают на счетчик. Количество состо ний счетчика 1 определ етс  из рассмотрени  остатка . от делени  вес З каждого разр да считываемого числа А, на выбранньй модуль J); пол  C,F(p). Если получаема  последовательность цифр имеет период повторени , то количество состо ний счетчика 1 равно количеству цифр в периоде. Если результат от делени  представл ет некоторую последовательность цифр без периода, то количество состо ний счетчика 1 равно количеству разр дов в передаваемом числе. Выходы счетчика 1 соединены с входами формировател  2 таким образом, что наличие каждого элемента И последнего обуславливаетс  определенным соответствием между состо нием счетчика 1 и последующим разр дом числа. Выходные сигналы формировател  2 при наличии тактовых импульсов на входе запоминаютс  в регистре 3, имеющем количество разр дов, необходимое дл  представлени  наименьшего остатка по модулю р, . При этом каждому триггеру регистра 3 соответствуют два элемента ИЛИ формировател  2 (дд  установки в О или в 1), причем каждому элементу ИЛИ последнего соответствует такое число элементов И последнего, сколько возможных ситуаций приводит к переводу триггера в соответствующее состо лие. Таким образом, на выходах разр дов регист033336

ра 3 в каждьш тактопьш момент по вл етс  Двоичньй код остатка по модулю . Р; от поступившего к этому моменту fia вход формировател  2 двоично- 5 го числа. В момент считывани  последнего (высшего) разр да числа выходах разр дов регистра 3 по вл етс  код остатка по модулю р, от числа а, А, (mod р; ). В тог же мо10 мент регистр 25 обнул етс , и на выходе элемента И-НЕ 24 по вл етс  импульс Конец считывани , который поступает на другой вход элемента И-НЕ 23, прекраща  тем самым про15 хождение тактовых импульсов на тактовый вход регистра 25 и через элемент ИЛИ 28 на соответствующий вход блока 26, привод  в нулевое состо ние его регистр множимого. В следую20 щий момент, пройд  элемент 16 задержки данный импульс поступает на счетньм вход счетчика 30 и на входы элементов И 21, открыва  их и обеспечива  считывание с регистра 3 в

25 параллельном коде остатка С),., по модулю р, от числа А, на входы запи- си множимого числа в регистр множимого блока 26 в следующий тактовьй момент. Пройд  элемент 17 задержки,

30 данный импульс проходит через эле- мент И-НЕ 22, элемент ИЛИ 27 на вход блока 26, обеспечива  умножение множимого числа а, Q; (mod р; ) на множитель Q, . Результат умножени  Aj а, Q; (3 записываетс  в регистр 25 сдвига.

Затем повтор етс  цикл операций, описанный дл  числа, на выходах устройства по вл етс  код остатка, коQ торый в блоке 26 умножени  на Q, , и в регистр 25 записываетс  следующий результат А а Q Затем цикл операций повтор етс , и т.д. Таким образом, на выходе устройства

j по вл етс  последовательность кодов остатков. Процесс формировани  данной последовательности кодов остатков продолжаетс  до тех пор, пока счетчик 30 элементов, на счетный вход которого поступают импульсы Момент считывани  а; , не переполнитс  и не вьщает импульс переполнени , поступающий на выход и через элемент ИЛИ 28 на соответствующий вход блока 26, обнул   его регистр множимого, в котором к этому моменту записан код последнего остатка, а также через элемент 18 задержки на другой вход элемента И-НЕ 22, -janpe5

ща  прохождение liMiiyjibca с выхода элемента 17 задержки па вход блока 26. При этом устройство подготавливаетс  к новому циклу вычислений.

Таким образом, на выходах 6 форми руетс  последовательность параллельных двоичных кодов остатков, представл ющих собой последовательность элементов мультипликативной группы пол  Галуа, которые поступают на 10 вход блока 5.

Блок 5 сигналов работает следующим образом. Остаток в параллельном коде поступает с выходов 6 мультипликатора на входы дешифратора 31. 15 Дешифратор 31 преобразует двоичньм код числа в сигнал только на одном из своих выходов. Этот сигнал (импульс ) поступает на управл ющий вход распределител  32 и через элемент 20 ИЛИ 39 на вход элемента И 36. На вход АЦП 38 с выхода коммутатора 40 поступает последовательность информационных импульсов, уплотненных по времени,25

АЦП 38 преобразует длительность информационного импульса Т в цифровой код. Информационный импульс открывает на врем  Т элемент 42, на второй вход которого подаютс  импуль-зо сы от генератора 44 импульсов, с выхода элемента 42 эти импульсы поступают на вход счетчика 43. Счетчик считает число поступивших импульсов , количество которых зависит от 35 интервала- Т .

С выхода счетчика 43 снимаетс  код. Таким образом, АЦП 38 преобразует длительность информационногб импульса в цифровой код, который поступает на делитель 37 с переменным коэффициентом делени . На входы делител  37 подаютс  импульсы генератора 33 тактовых импульсов и код модул  числа р; . Делитель 37 в соответствии с поступившими на его вхоы цифровым кодом с выхода АЦП 38 кодом модул  числа Р; измен ет коэффициент делени  и вьщает послеовательность импульсов с изменени- ем в соответствии с кодом периода х следовани . Последовательность мпульсов с выхода делител  37 поаетс  на первые входы счетчика 1, егистра 3 и мультипликатора 4 и 55 вл етс  дл  них тактовой последоваельностью импульсов. Эти же импуль- ы проход т через элемент И 36, от40

45

50

10

15 20 5

о 5

крьл ьо сигналом с выхода элемента ИЛИ 39, на вход распределител  32 в такой последовательности, котора  определ етс  номером входа распре- 5 делител  32, на котором существует сигнал с дешифратора 31. С выходов распределител  32 импульсы поступают на входы элементов 34, на вторые входы которых подаетс  сигнал с группы 35 генераторов, а на третьи - сигнал с выхода коммутатора 40.

Каждому информационному импульсу на выходе коммутатора 40 соответствует определенный остаток на входе дешифратора 31, а следовательно, и определеиньш пор док распределени  импульсов по выходам распределител  32. Таким образом, элементы 34 открываютс  поочередно в пор дке, определенном дл  каждого информационного импульса, пропуска  на выход через элемент ИЛИ 41 одну из частот. Очередность открывани  элементов 34 определ ет структуру сигнала. Этот пор док определ етс  первообразным элементом пол  Q; , модулем р, -и длительностью информационной посьшки Т . Таким образом, каждой информационной посыпке определенного абонентского комплекта соответствует свой определен ьй сложньш сигнал. На выходе блока 5 формируетс  последовательность дискретных частотных сигналов в соответствии с последовательностью параллельных двоичных кодов остатков ot,.

0

5

а.

J

на выходе образующего

0

мультипликатора, представл юща  собой последовательность элементов мультипликативной группы полей Галуа . Работа блока 5 в различных ре- жимах практически одинакова. В режиме 1 а (при фиксированной д:гитель- ности информационной посьижи с изменением первообразного Q;) в результате изменени  первообразного , Q) происходит изменение последовательности кодов элементов того же пол  на входах депшфратора 31. Это приводит к тому, что управл ю1ций работой распределител  32 сигнал (импульс) по вл етс  на другом выходе дешифратора 31, а это измен ет режим работы: распределител  32, который распредел ет импульсы в другой последовательности, а следопательно, и коммутирует элементы 34 Б /фугой последовательности, что приг)пдит к. изменению частотного и Bpe tt-nnoro

положений элементов сигнала на частотно-временной матрице,, В режиме 1 & (при фиксированной длительности информационной посылки с изменением кода модул  р;), в результате изменени  кода модул  р; измен етс  коэффициент делени  делител  37, выход- ные импульсы которого  вл ютс  тактовыми импульсами. Делитель 37 из мен ет частоту этих тактовых импульсов , а следовательно, и распределитель 32 подключает большее или меньшее (в зависимости от значени  р ) количество элементов 34 во врем  фиксированной длительности информационной посыпки Т, т.е. происходит изменение количества интервалов на частотно-временной матрице.

В режиме 2 d (при изменении длительности информационной посыпки Т с изменением первообразного Q;) в результате изменени  длительности информационной посыпки Т измен етс  цифровой код на выходах АЦП 38,этот код,  вл ющийс  управл ющим дл  делител  37, измен ет коэффициент делени  делител  37, а следовательно, частоту следовани  выходных импульсов делител  37, которые  вл ютс  тактовыми импульсами дл  мультипликатора 4, счетчик 1, регистра 3 и распределител  32. Это измен ет фактическое врем  подключени  элементов 34, а следовательно, фактическое врем  генерировани  частот. В результате изменени  первообразного Q; происход т процессы, описанные в режиме 1(. Следовательно, в режиме 2 о происходит изменение частотного и временного положений элементов сигна- ла на частотно-временной матрице и длительности сигнала, В режиме 2б (при изменении длительности информационной посылки Т , с изменением модул  р; ) измен етс  длительность ин0 форма1Д1онной посылки Т , а следовательно , код на выходах АЦП 38 и код модул  р; . Эти коды  вл ютс  управл ющими дл  делител  37, в результате двойного управлени  делитель 37 изме5 н ет коэффициент делени  - частоту следовани  своих выходных импульсов, что измен ет фактическое врем  подключени  элементов 34, а следовательно , фактическое врем  генери0 ровани  частот и измен ет число

подключаемых элементов 34, т.е. количество частотных интервалов. Следовательно , в режиме 2 S происходит изменение количества частотных ин5 тервалов и длительности дискретного частотного сигнала.

Записыва  в устройство коды иных первообразных элементов Q ,иных чисел элементов р, можно сформировать любые другие последовательности сигналов. Измен   структуру формировани  остатков с целью формировани  остатков по иному модулю можно сформировать последовательности сложных сигналов других полей.

/ /j /) Sa fff Фиг. 2

wJUvJ

Claims (1)

1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМИТОСТОЙКИХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ СИГНАЛОВ СЛОЖНОЙ ФОРМЫ, содержащее счетчик, блок дешифрации чисел в остаточных классах, регистр и мультипликатор,включающий блок умножения, регистр сдвига, счетчик элементов, группу элементов ИЛИ, три элемента И-НЕ, три элемента ИЛИ, элемент И, пять элементов задержки, причем выходы разрядов счетчика соединены с первым информационным входом блока дешифрации чисел в остаточных xnaqcax, второй информационный вход которого соединен с выходом регистра, а выход подключен к информационному входу регистра, установочные входы счетчика и регистра подключены к выходу конца умножения блока умножения, первый информационный вход которого соединен с входом первообразного элемента поля Галуа устройства, вход числа элементов поля Галуа которого соединен с информационным входом счетчика элементов, первые входы элементов И группы соединены соответственно с выходами разрядов регистра, выходы элементов И группы подключены к второму информационному входу блока умножения, выход блока умножения подключен к информационному входу регистра сдвига, выходы разрядов которого соединены соответственно с входами первого элемента И-НЕ, выход которого подключен к периому входу второго элемента И-НЕ, первому входу первого элемента ИЛИ и входу первого элемента задержки, выход которого соединен с вторыми входами элементов И группы, входом второго элемента задержки, счетным входом счетчика элементов И и выходом признака сме- S3 ны режима устройства, выход переполнения счетчика элементов соединен с входом третьего элемента задержки, вторым входом первого элемента ИЛИ и выходом конца формирования устройства, выход первого элемента ИЛИ подключен к установочному входу блока умножения, выход второго элемента задержки соединен с первым входом третьего элемента И-НЕ, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с входом пуска устройства, выход второго элемента ИЛИ подключен к разрешающему входу блока умножения, выход конца умножения которого подключен к входу четвертого элемента задержки, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом пятого элемента задержки, а выход подключен к первому входу элемента И, выход которого соединен с входом пятого элемента задержки и тактовым входом регистра сдвига, выход результата которого соединен с третьим информационным входом блока дешифрации чисел в остаточных классах, выход третьего элемента задержки подключен к второму входу третьего элемента И-НЕ, вход управления записью блока умножения является управляющим входом блока умножения, отличающееся тем, что, с целью расширения функциональных возможностей ^за счет обеспечения изменения вида, формы и состава дискретных частотных сигналов путем изменения вида манипулирующей функции, в него введен блок выдачи дискретных частотных сигналов, включающий коммутатор каналов, элемент И, дешифратор, распределитель импульсов, элементы коммутации,группа генераторов эталонных частот, генератор тактовых импульсов,делитель,аналогоцифровой преобразователь, первый элемент ИЛИ, второй элемент ИЛИ, выход которого является информационным выходом устройства, входы дешифратора соединены соответственно с выходами элементов И группы мультипликатора, выходы дешифратора соединены соответственно с разрешающими входами распределителя импульсов Ц входами первого элемента ИЛИ блока выдачи дискретных частотных сигналов, выход которого подключен к первому входу элемента И блока выдачи дискретных частотных сигналов, второй вход которого соединен с выходом делителя, а выход подключен к тактовому входу распределителя импульсов, выход делителя соединен с тактовыми входами счетчика, регистра и вторым входом второго элемента И-НЕ мультипликатора, выходы распределителя импульсов соединены соответственно с разрешающими входами элементов коммутации, первые информационные входы которых соединены соответственно с выходами генераторов эталонных частот группы, вторые информационные входы элементов коммутации и группа входов аналогоцифрового преобразователя соединены с выходами коммутатора каналов, выходы элементов коммутации соединены соответственно с входами второго элемента ИЛИ блока выдачи дискретных частотных сигналов, входы делителя соединены соответственно с выходом аналого-цифрового преобразователя, входрм записи числа элементов устройства и выходом генератора тактовых импульсов, группа входов коммутатора каналов является группой входов источников информации устройства .