SU1335990A1 - Устройство дл вычислени показател экспоненциальной функции - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при исследовании процессов различной физической природы описывакнцихс  экспоненциальной функцией. Цель изобретени  - расширение области применени  за счет обеспечени  вычислени  показател  убывающей или возрастающей экспоненциальной функции с произвольным установившимс  значением. Устройство содержит два пороговых- элемента, преобразователь аналог-длительность импульса , два генератора одиночных импульсов , четыре RS-триггера, S-триг- гер, два сумматора-вычитател , шесть коммутаторов, три регистра сдвига,, счетчик, группу элементов индикации, делитель частоты, дес ть элементов И, шесть элементов ИЛИ, три элемента НЕ, элемент задержки, блок управлени . Устройство работает в двух режимах . В основе вычислени  лежит сравнение интегрального значени  от экспоненциальной временной функции на определенном интервале времени с . априорно-заданной константой, завис щей от значений функции на границах интервала, по достижении равенства этих двух величин в счетчике фиксируетс  показатель экспоненты. 4 ил. § (Л 00 САЭ СЛ СО ф

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при исследовании процессов различной физической при- , которые описываютс  экспоненциальной функцией.

Цель изобретени  - расширение области применени  за счет обеспечени  вычислени  показател  дл  убывающей или возрастающей экспоненциальной функции с произвольным установившимс  значением.

На фиг.1 изображена структурна  схема устройства дл  вычислени  показател  экспоненциальной функции; на фиг.2 - структурна  схема блока управлени ; на фиг.3 - структурна  схема узла сравнени ; на фиг.А - временные диаграммы: а - убывающей 5 - возрастающей экспоненциальных функций.

Устройство дл  вычислени  показател  экcпoнefIциaльнoй функци и содержит пороговые элементы 1 и 2, генераторы 3 и А одиночных импульсов , RS-триггеры 5-8, S-триггер 9, делитель 10 частоты, преобразовател 11 аналог - длительность импульса, коммутаторы 12-17, рс i стры 18-20 сдвига, сумматоры-вычитатели 21 и 22, счетчик 23, блок 2А элементов индикации, элементы ИЛИ 25-30, элементы И 31-40, элементы НЕ 41-43, элемент 44 задержки, блок 45 управлени , информационный вход 46 устройства , входы 47 и 48 задани  первого и второго эталонного напр жени  соответственно.

Блок 45 управлени  (фиг.2) содержит генератор 19 импульсов, распределитель 50 импульсов, коммутатор 5 узел 52 сравнени , элементы ИЛИ 53 54, элементы И 55 и 56, элементы НЕ 57-59, элементы 60 и 61 задержки , ключи 62-64, информационные входы 65 и 66, вход 67 задани  начального кода, вход 68 задани  режима блока, управл ющий вход 69, вход 70 задани  вида экcпoнeнциaJ:ьнoй функции , выходы 71-82.

Узел 52 сравнени  (фиг.З) содержит 1К-триггеры 83 и 84, элементы И 85 и 86, элементы ИЛИ-НЕ 87, элементы НЕ 88 и 89, информационные входы 90 и 91, вход 92 синхронизации , вход 93 сброса, выход 94, выход 95 равенства и выход 96 прени

, 359902

женин кода на пходо 91 относите.П,но кода на входе 90.

Устройство дл  вычислени  показател  экспоненциальной функции работает следуюпиад образом.

В исходном состо нии ключом 62 блока 45 управлени  подключают выход элемента НЕ 57 к входу элемента

1Q ИЛИ 54, к установочнь м входам делител  10 частоты, счетчика 23, к управл ющим входам регистров 18 .и 19 сдвига и к входам элементов ИЛИ 26 и 27. Сигнал логической единицы,

15 действующий на выходе элемента НЕ 57 блока 45 управлени , устанавливает в нулевое состо ние делитель 10 частоты, счетчик 23 и через элементы ИЛИ 26 и 27 - триггеры 5 и 7,

20 Сигнал логической единицы с выхода элемента НЕ 57 блока 45 управлени  поступает также через ключ 62 и элемент ИЛИ 54 на R-входы триггеров 6 и 8, устанавлива  их в нулевое со25 сто ние.

Регистры 18 и 19 сдвига устанавливаютс  в нулевое состо ние под действием тактовых импульсов генератора 49 импульсов блока 45 управлени ,

30 так как на управл ющих входах реги- строй 18 и 19 сдвига действует сигнал логической единицы, а на их ус- тановочных входах - сигнал логического нул . Регистр 20 сдвига уста35 навливаетс  в нулевое состо ние под действием тактовых импульсов генератора 49 импульсов блока 45 управлени , так как на его управл ющем входе действует единичный сигнал инвер40 сного выхода триггера 6, а на его установочном вхлде - нулевой сигнал, поступающий с выхода регистра 18 сдвига через сумматор-вычитатель 21. В исходном состо нии на выходе

45 ключа 63, блока 45 управлени  действует сигнал логического нул , который , поступа  на тактовые входы генераторов 3 и 4 одиночных импульсов , блокирует их работу.

50 Генератор 49 импульсов блока 45 управлени  формирует последовательность тактовых импульсов частоты f, из которых п-разр дный распределитель 50 Импульсов, где п - разр д55 ность регистров 18-20 сдвига, формирует п.последовательностей импульсов частоты f/n. Соседние последовательности сдвинуты друг относительно друга на врем  1/f.

Последовательность импульсов п-го выхода распределител  50 импульсов задерживаетс  элементом 60 задержки на врем , длительности тактового импульса генератора 49 импульсов и поступает на R-вход триггера 9, устанавлива  его в нулврое состо ние.

Триггеры 83 и 84 узла 52 сравнени  устанавливаютс  в нулевое состо ние также последовательностью импульсов , действующих на выходе эле-, мента 60 задержки блока 45 управлени .

После установки устройства в исходное состо ние ключам 64 блока 45 управлени  задают режим вычислени  показател  экспоненциальной функции.

В режиме вычислени  показател  возрастающей экспоненциальной функци на выходе ключа 64 действует сигнал логического нул , который формирует на выходе элемента НЕ 59 сигнал логической единицы.

В этом режиме устройство работает следующим образом.

На коммутаторе 51 блока 45 управлени , выполненного, например, в виде электронного коммутатора, управл емого по входу 67, или в виде клавишного переключател , устанавливают двоичньш код, пропорциональный разности 2

г и . удвоенного значени 

Как только входное напр жение, 20 действующее на информационном входе 46 устройства, достигнет уровн  пер7 вого эталонного напр жени  U (фиг.4), на выходе порогового элемента 1 л етс  сигнал логической единицы, который через коммутатор 12 запускает генератор 3 одиночных импульсов,

выдел ющий одиночный импульс из ПО

следовательности импульсов, поступающих через ключ 63 с выхода элемен35

уровн  эталонного напр жени  U2. и уровн  эталонного напр жени  1).Коммутатор 51 блока 45 управлени  в соответствии с заданным двоичным ко- дом подключает необходимые выходы распределител  50 импульсов ко входам 40 задержки блока 45 управлени , элемента ИЛИ 53. .Импульс генератора 3 одиночных имИмпульсный сигнал с каждого выхо- пульсов устанавливает триггеры 5 и 7

в единичное состо ние и через элемент ИЛИ 25 запускает преобразова- тель 11 аналог - длительность импульса.

Единичный сигнал пр мого выхода триггера 5 снимает блокировку элеменкаждого выхода распределител  50 импульсов совпадает с моментом считывани  соответствующего разр да двоичного кода с вы- ходов регистров 18-20 сдвига,содержа-; щих каждый по п разр дов.

После установки заданного значени  двоичного кода на коммутаторе 51 на выходе элемента ИЛИ 53 формируетс  последовательный двоичный код.

50

та И 31 и через элемент ИЛИ 30 открывает элемент И 38, а через элементы ИЛИ 30, НЕ 43 блокирует элемент 40. Единичный сигнал пр мого выхода триггера 7 открывает элемент И 37, на вькоде которого формируетс  единичный сигнал, устанавливающий сум- матор-вычитатель 21 в режим вычитани , а через элемент ИЛИ 29 - сум- матор-вычитатель 22 в режим вычитани . Нулевой сигнал инверсного вьпсо- да триггера 7 блокирует элементы

пропорциональный величине 2

На входы 47 и 48 устройства от источников эталонных напр жений подают два уровн  эталонного напр жени  и, и Uj (Uj и,).

Ключом 63 блока 45 управлени  подключают, выход элемента 60 задержки к тактовым входам генераторов 3

0

5

и 4 одиночных импульсов и к входам элементов И 33 и 40. С помощью ключа 62 блока 45 управлени  снимают сигнал установки устройства в нулевое состо ние.

На информационный вход 46 устройства подаетс  аналоговый сигнал в виде напр жени , измен ющегос  по закону Ug, и (1 - ), где произвольное установившеес  значение, заранее неизвестное.

В исходном состо нии на выходах пороговых элементов 1 и 2 действуют сигналы логического нул , которые через коммутаторы 12 и 13 соответственно поступают на входы запуска генераторов 3 и 4 одиночных импульсов. В режиме вычислени  возрастающей экспоненциальной функции сигнал логичекого нул , действующий с выхода ключа 64 блока 45 управлени  на управл ющих входах коммутаторов 12 и 13, поддерживает их в состо ни х , при которых выходы пороговых элементов 1 и 2 подключены соответственно к входам запуска генераторов 3 и 4 одиночных импульсов.

Как только входное напр жение, 0 действующее на информационном входе 46 устройства, достигнет уровн  пер7 вого эталонного напр жени  U (фиг.4), на выходе порогового элемента 1 л етс  сигнал логической единицы, который через коммутатор 12 запускает генератор 3 одиночных импульсов,

выдел ющий одиночный импульс из ПО

следовательности импульсов, поступающих через ключ 63 с выхода элемен0

5

5

0 задержки блока 45 управлени , Импульс генератора 3 одиночных им 50

55

та И 31 и через элемент ИЛИ 30 открывает элемент И 38, а через элементы ИЛИ 30, НЕ 43 блокирует элемент 40. Единичный сигнал пр мого выхода триггера 7 открывает элемент И 37, на вькоде которого формируетс  единичный сигнал, устанавливающий сум- матор-вычитатель 21 в режим вычитани , а через элемент ИЛИ 29 - сум- матор-вычитатель 22 в режим вычитани . Нулевой сигнал инверсного вьпсо- да триггера 7 блокирует элементы

5, -,

И 35 и 36. Дл  блокировки (:иг}|алл займа на п-ом такте элемент И S7 блс)- кируетс  в п-х тактах последовательностью импульсов, формируемых на выходе элемента НЕ 58 иr импульсов п-го тзыхода распределеител  50 импульсов блока 45 управлени .

Единичный сигнал пр мого выхода триггера 5 спуст  врем  задержки, равное длительности тактового импульса генератора 49 импульсов блока 45 управлени ,поступает с выхода элемента 44 задержки на элемент И 33, через который на информационный вход де/тител  10 частоты начинает поступать последовательность импульсов п-го выхода распределител  импульсов действующа  через ключ 63 и элемент 60 задержки блока 45 управлени .

После запуска на выходе преобразовател  11 аналог - длительность импульса формируетс  импульс, длительность которого пропорциональна аналоговому сигналу, действующему на информационном входе 46 устройства . Выходной импульс преобразовател  11 аналог - длительность импульса формирует на выходе элемента И 31 пачку импульсов с первого выхода распределител  50 импуль пв блока 45 управлени . Количество импульсов в пачке , действующей на выходе элемента И 31, пропорционально входному аналоговому сигналу на информационном входе 46.

Коммутатор 14 при нулевом сигнале, действующем на пр мом выходе тригг е- ра 6, подключает выход элемента И 31 ,к вычитающему входу сумматора-вычи- тател  21, на вход уменьшаемого которого сдвигаетс  под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  начальный нулевой код регистра 18 сдвига.

Первый импульс пачки с элемента И 31 формирует на выходе сумматора- вычитател  21 последовательный дополнительный код 1 1 1... 11 , который под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  за врем  п тактов сдвигаетс  в регистр 18 сдвига, начина  с младшего разр да. Спуст  п тактов,под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  с выхода регистра 18 сдвига считываетс  дополнительный код 111... 11 из которого вычитаетс  второй им990

пульс плчки с , 1см(мгг а И . Ре 1у.г1ьт т лычитани  1 И ... 10 с пыхо- да сумматора-нычитател  21 за врем  п тактов вновь сдвигаетс  в регистр 18 сдвига, п так далее.

Таким образом, в регистре 18 сдвига формируетс  дополнительный двоичный код, величит а которого соответ1Q ствует koличecтвy импульсов в пачке на выходе элемента И 31 или пропорциональна текущему значению напр жени , действующему на информационном входе 46 устройства.

15 Спуст  некоторое врем  после окончани  действи  первого импульса на выходе преобразовател  11 аналог - длительность импульса на выходе делител  10 частоты формируетс  им0 пульс, который через элемент ИЛИ 25 вновь запускает преобразователь 11 аналог - длительность импульса. Коэффициент делени  делител  10 частоты выбираетс  таким образам, чтобы

25 период следовани  выходных импульсов делител  10 частоты был больше длительности выходного импульса преобразовател  11 аналог - длительность импульса дл  максимального

30 уровн  эталонного напр жени  U, . Поэтому во врем  изменени  входного аналогового сигнала между уровн ми эталонных напр жений Uy и U 2 очередной импульс на выходе делител  10 частоты формируетс  только после окончани  действи  предыдущего импульса на выходе преобразовател  11 аналог - длительность импульса.

С помощью сумматора-вычитател  21

Q из дополнительного двоичного кода, величина которого соответствует значению входного напр жени  в предыдущем цикле опроса, вычтетс  количество импульсов, соответствующее те .(- кущему значению входного напр жени , а последовательный дополнительный код результата вычитани  запоминаетс  в регистре 18 сдвига динамическим способом за счет циркул ции кода с

5Q выхода регистра 18 сдвига на его информационный вход через сумматор- вычитатель 21 под действием тактовых импульсов генератора 49 импульсов блока 45 управлени .

gg Таким образом., в регистре 18 сдвига накапливаетс  дополнительный двоичный код, значение которого пропорционально интегралу от аналогового сигнала возрастакидей экспоненциаль35

Hoii функции, действующей на информационном входе 46 устройства.

Одновременно с этим в регистре 19 сдвига формируетс  дополнительньгй двоичный код, значение которого соответствует интервалу времени с момента t срабатывани  порогового элеме} та 1 до текущего момента времени t.Действительно , нулевой сигнал с пр мого выхода триггера 9 поддерживает коммутатор 15 в состо нии, при котором выход регистра 19 сдвига подключаетс  к суммирующему входу суммато- ра-вычитател  22, на вычитающий вход которого поступает с выхода элемента И 38 по-следовательность импульсов с та-го выхода распределител  50 импульсов блока 45 управлени , где m может принимать одно из значений m 1,2, 3,.,.,п/2. Сумматор-вычита- тель 22 совместно с регистром 19 сдвига действует аналогичным образом. Однако он производит вычитание из текущего дополнительного кода, сдвигаемого с выхода регистра 19 сдвига под действием тактовых импульсов генератора 49 импульсов блока 45 управлени , последовательности импульсов с с га-го выхода распределител  50 импульсов блока 45 управлени , действующей на выходе элемента И 38. Поскольку элемент И 38 в это врем  открыт посто нно единичным сигналом пр мого выхода триггера.5, действующим через элемент ИЛИ 30, то в регистре 19 сдвига накапливаетс  дополнительный двоичный код, значение к.о- торого пропорционально интервалу вре-

мени с

та t.

момента t, до текущего момеи- о

Устройство работает подобным образом до тех пор, пока не сработает пороговый элемент 2 при достижении входного напр жени  на информационном входе 46 ур6,вн  второго эталонного напр жени  U. В этом случае на выходе порогового элемента 2 формируетс  сигнал логической единицы, который через коммутатор 13 запускает генератор 4 одиночных импульсов , выходной импульс которого через элемент ИЛИ 27 возвращает триггер 7 в нулевое состо ние. Единичный сигнал инверсного выхода триггера 7 открывает элементы И 35 и 36, а нулевой сигнал пр мого выхода триггера 7 блокирует элемент И 37.

5

5

0

о

Единичный сигнал, формируемми на выходе элемента И 36, через элемент ИЛИ 28 переключает сумматор-вы- читатель 21 в режим суммировани . Единичный сигнал, формируемьп на выходе элемента И 35, устанавливает сумматор-вычитатель 22 также в режим суммировани . После срабатывани  порогового элемента 2 устройство работает аналогично, но сумматоры-вы- читатели 21 и 22 работает в режиме суммировани .

Очередной выходной импульс делител  10 частоты запускает преобразователь 11 аналог - длительность импульса , на выходе которого формируетс  импульс с длительностью, пропорциональной текущему значению аналогового сигнала на информационном входе 46. На выходе элемента И 31 формируетс  пачка импульсов первого разр да распределител  50 импульсов блока 45 управлени , котора  через коммутатор 14 поступает на один Из входов сумматора-вычитател  21, на другой вход которого под действием тактовых импульсов генератора 49 импульсов блока 4§ управлени  с выхода регистра 18 сдвига сдвигаетс , начина  с младшего разр да, допол- нительньй код, значение которого пропорционально интегралу от входного напр жени  на интервале времени между моментом срабатывани  порогового элемента 1 и моментом t срабатывани  порогового элемента 2.

За врем  п тактов первый импульс пачки, действующей на выходе элемента И 31, суммируетс  с дополнительным кодом, сдвигаемым с выхода регистра 18 сдвига, и с выхода сумматора-вычитател  21 записываетс  в регистр 18 сдвига под действием тактовых импульсов генератора 49 импульсов блока 45 управлени .

Одновременно с этим за врем  п тактов один импульс последовательности- импульсов т-го разр да распределител  50 импульсов блока 45 управлени  суммируетс  сумматором- вычитателем 22 с дополнительным кодом , значение которого пропорцио- (нально интервалу времени t - t|, g сдвигаемым под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  с выхода регистра 19 сдвига. Результат суммировани  записываетс  с первого выхода

5

5

0

m

сумматора-вычитател  22 в регистр 19 сдвига,

Одновременно с этим результат суммировани  сумматором-нычитателем 21 сдвигаетс  на установочный вход регистра 20 сдвига и записываетс  |В него под действием тактовых им- пульсов генератора 49 импульсов блока 45 управлени , так как на управл ющем входе регистра 20 сдвига в это врем  действует сигнал логическо единицы с инверсного выхода триггера 6.

В дальнейшем устройство работает аналогичным образом.

В регистре 18 сдвига формируетс  двоичный код, пропорциональный разности интегралов от входного напр жени  на интерналах времени t - t, и

Ч t , а в регистре 19 сдвига формируетс  двоичный код, пропорциональный разности Интервалов времени (с - t,.,) - (t - t|). Так будет продолжатьс  до тех пор, пока на втором выходе сумматора-вычитател  22 не сформируетс  сигнал переноса из п-го разр да, свидетельствующий об обнулении разности интерналов времени (t - t) - (t-i - t,) 0 (обнулении двоичного кода, сдвиг кмого в регистр 19 сдвига). Момент времени, при котором произошло это событие, обозначим через t (фиг.4), тогда t - t 12 t, .

Следовательно, с момента срабат)- вани  порогового элемента 2 прошло врем , равное интерналу времени между срабатывани ми пороговых элементов 1 и 2. В этом случае сигнал переноса из п-го разр да со второго выхода сумматора-вычитател  22 открывает элемент И 39, через который импульс п-го выхода распределител  50 импульсов блока 45 управлени  устанавливает триггер 8 в единичное состо ние. Единичный сигнал пр мого выхода триггера 8 открывает элемент И 34, через который проходит очередной выходной импульс делител  10 частоты.

Коммутатор 16 в режиме вычислени  показател  возрастающей экспоненциальной функции поддерживаетс  нулевым сигналом выхода ключа 64 блока 45 управлени  в состо нии, при котором выход элемента И 34 подключен к S-входу триггера 9. Очередной импульс с выхода делител  10 частоты после достижени  момента времени tj про990

ходит через -мтемот И 34 и коммутатор 16 на S-вход триггера 9, устанавлива  его в единичное состо ние, Е/тиничный сигнал пр мого выхода триггера 9 переключает на врем  л тактов коммутатор 15 в состо ние, при котором выход элемента ИЛИ 53 блока 45 управлени  подключаетс  ко

Q входу уменьшаемого сумматора-вычитател  22.

Одновременно с этим очередной выходной импульс делител  10 частоты через элемент И 34, коммутатор 16 и

5 элемент ИЛИ 26 устанавливает триггер 5 в нулевое состо ние, единичный сигнал инверсного выхода которого через элемент ИЛИ 29 переключает сум- матор-вычитатель 22 в режим вычита0 ни . Нулевой сигнал пр мого выхода триггера 5 блокирует элементы И 31 и 35.

Кроме этого,очередной выходной импульс делител  10 частоты в момент

5 tj через элемент И.Т1И 25 запускает преобразователь 11 аналог - длительность импульса дл  измерени  уровн  входного напр жени  Uj, соответствующего моменту времени t. На выходе

0 преобразовател  11 аналог - длительность импульса формируетс  импульс (длительность которого пропорциональна уровню входного напр жени  Uj), поступающий через элемент ИЛИ 30 на

g вход элемента И 38 и через элемент НЕ 43 блокирующий элемент И 40. На выходе элемента И 38 последовательностью импульсов т-го разр да рас- пределител  50 импульсов блока 45

0 управлени  формируетс  пачка импульсов , количество которых пропорционально уровню входного напр жени  Uj. Первый импульс пачки, действующей на выходе элемента И 38, вычи5 таетс  за врем  п тактов сумматором- вычитателем 22 из последовательного двоичного кода величины 2 U - U), поступающего с выхода элемента ИЛИ 53 блока 45 управлени , и записываетс  в регистр 19 сдвига под действием -тактовых импульсов генератора 49 импульсов блока 45 управлени . Так как З-триггер 9 спуст  п тактов после установки его в единичное состо ние возвращаетс  в нулевое состо ние импульсом, действующим на выходе элемента 60 задержки блока 45 управлени , то коммутатор 15 возвращаетс  в исходное состо ние и

0

5

подключает выход регистра 19 сдвига к входу уменьшаемого сумматора-вы- читател  22.

Последовательный двоичный код результата вычитани  2 и - и , - 1 с первого выхода сумматора-вычитател  22 под действием тактовых импульсов записываетс  в регистр 19 сдвига и спуст  п тактов сдвигаетс  с выхода регистра 19 сдвига через коммутатор 15 на вход уменьшаемого сумматора-вычитател  22, на вход вычитаемого которого с выхода элемента И 38 поступает второй импульс пачки. На первом выходе сумматора-вычитател  22 сформируетс  последовательный двоичный код величины 2 U - U, 2 который под действием тактовых импульсов генератора 49 импульсов блока А5 уУ1равлени  сдвигаетс , начина  с младешго разр да, в регистр 19 сдвига. Так будет продолжатьс  до окончани  импульса на выходе преобразовател  11 аналог - длительность импульса. К этому времени в регистре 19 сдвига сформируетс  последовательный двоичный код величины 2 и,, - и, - и, (и J - и,) - (и, - - Uj), который запоминаетс  динамическим способом за счет циркул ции кода под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  с выхода регистра 19 сдвига на его информационный вход через коммутатор 15 и сумматор-вы- чит атель 22.

После окончани  импульса на вы-, ходе преобразовател  11 аналог - дли тельность импульса на выходе элемента ИЛИ 30 формируетс  сигнал логического нул , который блокирует элемент И 38 и через элемент НЕ 43 открывает элемент И 40. Импульс с выхода элемента 60 задержки через ключ 63 блока 45 управлени  поступает через элемент И 40 и коммутатор 17 (который в режиме вычислени  показател  возрастающей экспоненциальной функции подключает выход элемента И 40 к S-входу триггера 6) на S-вход триггера 6 и устанавливает его в единичное состо ние.

Единичный сигнал пр мого выхода триггера 6 переключает коммутатор 14 в состо ние, в котором выход регистра 20 сдвига подключаетс  к ин- формационному входу сумматора-вычитател  21, а также открывает зле 335990 мент И 32 и, поступа  в блок 45 управлени , через элемент 51 задержки снимает блокировку элементов И 55 и 56 блока 45 управлени .

Нулевой сигнал инверсного триггера 6, поступа  на управл ющий вход регистра 20 сдвига, подключает его информационный вход к его выходу. В

10 это врем  в регистре 20 сдвига содержитс  двоичный код, пропорциональный разности интегралов от входного аналогового сигнала на интервалах времени t - t и t - t , кото15 рый под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  запоминаетс  динамическим способом путем циркул ции с выхода регистра 20 сдвига на его информаци20 онный вход. Сумматор-вычитатель 21 в это врем  находитс  в режиме суммировани , так как на его первом управл ющем входе действует единичный сигнал инверсного выхода триггера

25 7 через элементы И 36 и ИЛИ 28.

Под действием тактовых импульсов генератора 49 импульсов блока 45 .управлени  с выходов регистров 18 и 20 сдвига на информационные входы

30 сумматора-вычитател  21 сдвигаютс  двоичные коды, пропорциональные разности интегралов от входного аналогового сигнала на интервалах време- ни t, - t и t - t, . Результат сум

мировани  с выхода сумматора-вычитател  21 под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  сдвигаетс  в регистр 18 сдвига за врем  п тактов, в течение которого счетчик 23 измен ет свое состо ние на единицу, так как на его счетный вход через элемент И 32 по- ; ступает импульс первого разр да распределител  50 импульсов блока 45 управлени .

В дальнейшем устройство работает аналогичным образом до тех пор, пока на одном из выходов превышени  или равенства узла 52 сравнени  блока 45 управлени  каждые п тактов вы

полн етс  сравнение последовательного двоичного кода, сдвигаемого с выхода регистра 18 сдвига, и двоичного кода, сдвигаемого с выхода регистра 19 сдвига через коммутатор 15 и сумматор-вычитатель 22.

В регистре 18 сдвига накапливаетс  в результате работы устройства двоичный код, пропорциональный про

131

изведению количества циклов сумми .ровани  в сумматоре-вычитателе 21 на двоичный код разности интегралов от входного аналогового сигнала на ин тервалах времени t,, В регистре 19 сдвига хранитс  динамическим способом двоичный код величины (Uj - и,) - (и - и). В случае равенства или превышени  двоичного кода регистра 18 сдвига по отношению к двоичному коду регистра 19 сдвига на одном из выходов узла 52 сравнени сформируетс  сигнал логической единицы , который откроет элемент И 55 или И 56 блока 45 управлени . Импуль п-го выхода распределител  50 импульсов блока 45 управлени  проходит через один из элементов И 55 или 56, затем через элемент ИЛИ 54 поступает на R-входы триггеров 6 и 8, .устанавлива  их в нулевые состо ни . Нулевой сигнал пр мого выхода триггера 6 блокирует элемент И 32 и счет в счетчике 23 количества циклов суммировани  сумматором-вычитателем 21 завершитс . В счетчике 23 запоминаетс  значение показател  возрастающей экспоненциальной функции, которое индицируетс  группой элементов 24 индикации.

В том, что в счетчике 23 устанавливаетс  численное значение показател  oi возрастающей экспоненциальной функции Ug и„(1 - е ), мож:Но убедитьс  из рассмотрени  следу ющего соотношени :

t,t,

8. dt - f и

i,

7

«.Ju

8

dt

1

(и, - и,) - (и, - UJ

Если разби гь интервалгз времени

Ч Ч t на равные промежутки времени ut и заменить интеграл его приближенным значением по формуле пр моугольников, то выражение (1) примет следующий виц:

5

Ци

ах.

5

Ни

41

SXj

М, (2 и - и, ) - М, .и, , (2) 55

где М

- масштабный коэффи- цие н т;

количестно интервалов д t.

Масштаб}1ый ко:)ффицнент удобно выбрать так, чтобы

f n-k

- )

№-

(3)

10 где

15

m

.   с

П

1,2,3,...,п/2 20

25

30

тактова  частота генератора 49 импульсов; коэффициент делени  делител  10 частоты; количество разр дов регистров 18-20 сдвига; номер разр да распределител  50 импульсов блока 45 управлени , который соединен с одним из входов элемента И 38.

При выборе масштабного коэффициента Мд в соответствии с выражением (3) двоичный код величины 2 Uj, - - и, устанавливаетс  на коммутаторе 51 блока 45 управлени  со сдвигом на m - 1 разр д в сторону старших разр дов , что равносильно умножению величины

(2 и - и,) на К

&t

Умножение

величины М на Ug обеспечиваетс  35 путем формировани  на выходе элемента И 38 пачки импульсов, соответствующей величине Uj, из последовательности импульсов т-го выхода-распределител  50 импульсов блока 45 управ- 40 лени .

В процессе работы устройства при достижении услови 

Ы. Г S

г ни

( I

БЧ ,

5

Ьи г-9Х

.м,(и,-и,)-(из-и,)

(4)

0

5

узел 52 сравнени  блока 45 управлени  останавливает процесс вычислени  показател  возрастающей экспоненциальной функции, а величина показател  фиксируетс  в дес тичном (или двоичном) счетчике 23 в дес тичном (или двоичном) виде,

В режиме вычислени  показател  убывающей экспоненциальной функции

- oitвида Ug, Ug е

где

Uo на15

чальное значение входного напр жени , устройство работает следующим образом.

Ключ 64 блока 45 управлени  подключает вход элемента НЕ 59 к выходу элемента НЕ 57. Сигнал логической единицы выхода элемента НЕ 57 поступает через ключ 64 блока 45 управлени  и через элемент ИЛИ 28 на первый управл ющий вход сумматора-вычитател  21, устанавлива  его в режим суммировани , а также, воздейству  на управл ющие входы коммутаторов 16 и 17, переключает их состо ни , при которых выход генератора 4 одиночных импульсов подключаетс  через коммутатор 16 к S-входу триггера 9 и через коммутатор 17 - к S-входу триггера 6.

Сигнал логического нул , действующий на выходе элемента НЕ 59 блока 45 управлени , блокирует элементы И 37 и 38, Сигнал логической единицы с выхода элемента НЕ 57 поступает через ключ 64 блока 45 управлени  на управл ющие входы коймутаторов 12 и 13, переключа  их в состо ни ,при которых коммутатор 12 подключает выход элемента НЕ 41 к входу запуска генератора 3 одиночньгх импульсов, а коммутатор 13 подключает выход элемента НЕ 42 к входу запуска генератора 4 одиночных импульсов.

Установка устройства в исходное состо ние выполн етс  таким же образом , как и в режиме вычислени  показател  возрастающей экспоненциальной функции.

На коммутаторе 51 блока 45 управлени  устанавливаетс  двоичный код разности Иу - и, уровней эталонных напр жений U и U,, действующих соответственно на входах 47 и 48 устройства . На информационный вход 46 устройства подаетс  аналоговый сигнал , измен ющийс  по экспоненциаль % ному закону Ug е. ,

В исходном состо нии на выходах пороговых элементов 1 и 2 действуют сигналы логической единицы, так как начальное значение входного напр жени  Up превышает эталонные уровни и, и и.

. На выходах элементов НЕ 41 и НЕ 42 в это врем  действуют сигналы логического нул . В режиме вычислени  показател  экспоненциальной функции ключом 63 блока 45 управлени  подключают выход элемента 60 за1

10

15

20

25

35990

держки к тактовым входам генераторов 3 и 4 одиночных импульсов и ко входу элемента И 33,

Как только входное напр жение, действующее на информационном входе 46 устройства, достигнет уровн  эталонного напр жени  U, срабатывает пороговый элемент 2, на выходе которого устаналвиваетс  нулевой сигнал, формирующий единичный сигнал на выходе элемента НЕ 41, который через коммутатор 12 запускает генератор 3 одиночных импульсов. Выходной импульс генератора 3 одиночных импульсов устанавливает триггеры 5 и 7 в единичные состо ни  и через элемент ИЛИ 25 запускает преобразователь 11 аналог - длительность импульса, на выходе которого формируетс  импульс, длительность которого пропорциональна аналоговому сигналу, действующему на информационном входе 46 устройства. Из последовательности импульсов с первого выхода распределител  50 импульсов блока 45 управлени  элемент И 31, открытый единичным сигналом триггера 5 и управл емый выходным импульсом преобразовател  11 аналог - длительность импульса, формирует пачку импульсов , количество которых пропорционально аналоговому сигналу, действующему на информационном входе 46 устройства.

Пачка импульсов с выхода элемента И 31 через коммутатор 14 поступает на на один из входов сумматора-вычитате- л  21, который за врем  п тактов по каждому импульсу пачки увеличивает на единицу младшего разр да двоичный код, сдвигаемьш под действием такто- вых импульсов генератора 49 импульсов блока 45 управлени  с выхода ре- |гистра 18 сдвига. Последовательный 45 двоичный код с выхода сумматора-вы- читател  21, функционирующего в режиме суммировани , за врем  п тактов записываетс  в регистр 18 сдвига под действием тактовых импульсов

5Q Генератора 49 импульсов блока 45 управлени , В результате к моменту окончани  действи  импульса на выходе преобразовател  11 аналог - длительность импульса в регистре 18

gg сдвига формируетс  двоичный код,значение которого пропорционально текущему значению напр жени , действующего на информационном входе 46 устройства .

30

35

40

1713

Единичный сигнал пр мого н.1хода триггера 5 чероз элемент 44 задержки на длительность тактового импульса снимает блокировку элемента И 33, через который на информационный вход делител  10 частоты поступает последовательность импульсов с п-го выхода распределители 50 импульсов, прошедших через элемент 60 задержки и ключ 63 блока 45 управлени .

Выходной импульс делител  10 частоты через элемент ИЛИ 25 вновь запускает преобразователь 11 аналог - длительность импульса, котор.1й вновь формирует импульсный сигнал, длительность которого пропорциональна текущему значению напр жени  на информационном входе 46 устройства. На выходе элемента И 31 вновь фо)- мируетс  пачка импульсов, количество которых пропорционально текущему значению напр жени  на информационном входе 46 устройства. Сумматор-вычи- татель 21 к двоичному коду предыдущего значени  экспон-енциальной функции , сдвигаемому с выхода регистра 18 сдвига под действием тактовых импульсов генератора 49 импульсов блока 45 управлени , прибавл ет количество импульсов, пропорциональное те- кут.чему значению экспоненциальной функции, а результат суммировани  записываетс , начина  с младшего разр да , в регистр 18 сдвига за врем  п тактов.

В дальнейшем устройство работает аналогичным образом, а в регистре 18 сдвига накапливаетс  двоичный код, значение которого пропорционально интегралу от аналогового сигнала экспоненциальной функции, действующего на информационном входе 46 устройства .

Так будет продолжатьс  до тех пор пока не сработает пороговый элемент 1 при достижении аналоговым сигналом экспоненциальной функции уровн  эталонного напр жени  U,. В этом случае на выходе порогового элемента 1 .формируетс  нулевой сигнал, который формирует на выходе элемента НЕ 42 единичный сигнал, запускающий через коммутатор 13 генератор 4 одиночных импульсов. Выходной сигнал генератора 4 одиночных импульсов через коммутаторы 16 и 17 устанавливает в единичное состо ние соответственно триггеры 9 и 6.

0 К этому мом(Н-1 у HjJOMOHn п регистре 18 сднига нак плиилстс  двоичный код, значение которого пропорционально интегралу от аналогового сигнала

экспоненциальной функции на интервале времени между событи ми перехода входн)1м напр жением уровней U и U, эталонного напр жени , В регистре

20 сдвига к этому моменту времени

содержитс  тот же двоичный код, который с выхода регистра 18 сдвига через сумматор-вычитатель 21 под действием тактовых импульсов генератора

импульсов блока 45 управлени  записалс  в регистр 20 сдвига при нулевом состо нии триггера 6, Установка /триггера 6 в единичное состо ние переводит регистр 20 сдвига в режим

хранени  двоичного кода, значение которого пропорционально интегралу экспоненциальной функции между двум  уровн ми эталонного напр жени . Двоичный код запоминаетс  в регистре

20 сдвига динамическим способом за счет циркул ции кода под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  с выхода регистра 20 сдвига на его информационный вход.

Триггер 9 устанавливаетс  в единичное состо ние на врем  п тактов и сбрасываетс  в нулевое состо ние импульсом выхода элемента 60 задержки блока 45 управлени . Единичный сигнал пр мого выхода триггера 9 переключает коммутатор 15 на врем  п тактов в состо ние, при котором выход элемента ИЛИ 53 блока 45 управ- лени  подключаетс  ко входу суммато- ра-вычитател  22, через который в регистр 19 сдвига под действием тактовых импульсов генератора 49 импульсов блока 45 управлени  записываетс 

двоичный код величины U - U, , установленный на коммутаторе 51 блока 45 управлени . Спуст  п тактов коммутатор 15 подключает вход сум- матора-вычитател  22 к выходу регистра 19 сдвига, в котором запоминаетс  динамическим способом двоичньгй код,

После установки триггера 6 в единичное состо ние за каждые п тактов

работы устройства, где п - количество разр дов регистров 18-20 сдвига , выполн етс  один цикл суммировани  сумматором-вычитателем 21 двоичных кодов регистров 18 и 20 сдвига, так как коммутатор 14 при единичном состо нии триггера 6 подключает выход регистра 20 сдвига ко второму входу сумматора-вычитател  21, пер- вьй вход которого подключен к выходу регистра 18 сдвига. Поскольку выход сумматора-вычитател  21 соединен с информационным входом регистра 18 сдвига, то в нем накапливаетс  двоичный код, равный произведению количества циклов суммировани  на величину двоичного кода регистра 20 сдвига. В это врем  счетчик 23 выполн ет подсчет количества циклов суммировани  двоичных кодов сумма- тором-в ычитателем 21, так как через каждые п тактов на его счетном входе действуют импульсы последовательности первого выхода распределител  50 импульсов блока 45 управлени , поступающие через элемент И 32, открытый единичным сигналом пр мого выхода триггера 6.

Так будет продолжатьс  до тех пор, пока двоичный код, накапливаемый в регистре 18 сдвига, не достигнет или превысит двоичного кода величины и U( , хран щегос  в регистре 19 сдвига. Если двоичный код в регистре 18 сдвига достигнет или првысит двоичный код регистра 19 сдвига, то на одном из йыходов равенства или превышени  узла 52 сравнени  блока 45 управлени  сформируетс  единичный сигнал, который откроет один из элементов И 55 или 56 блока 45 .управлени . Импульс последовательности п-го разр да распределител  50 импульсов блока 45 управлени  через один из элементов И 55 или 56, элемент ИЛИ 54 блока 45 управлени  поступит на R-вход триггера 6 и установит его в нулевое состо ние, при котором блокируетс  элем ент И 32,

В счетчике 23 зафиксируетс  з-на- чение показател  убывающей экспоненциальной функции, которое индицируетс  группой элементов 24 индикации

Показатель убывающей экспоненциальной функции определ етс  на основании соотношени 

dt l об

(e

oit.

е-° Ъ -55

и,

ot

которое преобразуетс  н условие:

feftUex; MU (и, - UJ, (6) t L,.i J

по достижении которого узел 52 сравнени  блока 45 управлени  останавливает процесс вычислени  показател 

oi экспоненциальной функции в счетчике 23.

Масштабный коэффициент М выбираетс  из соотношени  (3) и учитываетс  при установке двоичного кода величины U, - U, на коммутаторе 51 блока 45 управлени  путем сдвига кода на m - 1 разр д в сторону старших разр дов, где т 1, 2, 3,... Узел 52 сравнени  (фиг.З) блока

45 управлени  работает следующим образом .

В исходном состо нии триггеры 83 и 84 наход тс  в нулевом состо нии, в которое их устанавливает через каждые п тактов последовательность импульсов выхода элемента 60 задержки блока 45 управлени , поступающа  на вход 93 сброса. На синхронизирующие входы триггеров 83 и 84 по щине

92 поступает последовательность тактовых импульсов генератора 49 импульсов блока 45 управлени .

Каждые п тактов узел 52 сравнени  осуществл ет поразр дное сравнение

двух последовательных двоичных кодов, поступающих, начина  с младшего разр да , на информационные входы 90 и 91.

Если на входе 91 действует сиг- нал логической единицы, на входе 90 сигнал логического нул , то на выходе элемента И 85 формируетс  сигнал логической единицы, устанавливающий триггер 83 в единичное состо ние и сбрасывающий триггер 84 в нулевое состо ние.

50

-55

Если на входе 91 действует сигнал логического нул , а на входе 90 - сигнал логической единицы, то на выходе элемента И 86 формируетс  сигнал логической единицы, устанавливающий триггер 84 в единичное состо ние и сбрасывающий триггер 83 в нулевое состо ние.

В случае комбинаций кодов 00 и 11 на входах 90 и 91 на выходах элементов И 85 и И 86 действуют сигналы логического нул , а триггеры 83 и 84 сохран ют предшествующее состо ние.

2113

Если двоичный код, поступающий по входу 91, превышает двоичный код, действующий на входе 90, то спуст  п тактов триггер 83 находитс  в единичном состо нии и на выходе 94 действует сигнал логической едини.

В случае равенства двоичных кодов триггеры 83 и 84 сохран ют нулевое состо ние и на выходе 95 элемента ИЯИ-НЕ 87 формируетс  сигнал логиче- 5СКОЙ единицы.

Если двоичный код на входе 91 меньше двоичного кода на входе 90, то спуст  п тактов триггер 84 находитс  в единичном состо нии и на выходе 96 действует сигнал логической единицы.

Claims (1)

1. Формула изобретени 

   Устройство дл  вычислени  показател  экспоненциальной функции, содержащее первый и второй пороговые элементы, первый и второй генераторы одиночных импульсов, делитель частоты , преобразователь аналог - длительность импульса, первый и второй RS- триггеры, S-триггер, первый, второй, третий и четвертый коммутаторы,первый и второй регистры сдвига, первый сумматор-вычитатель,счетчик,блок элементов индикации, первый, второй, третий, четвертый и п тый элементы И, первый элемент ИЛИ, первый и второй элементы НЕ, элемент задержки и блок управлени , содержащий генератор импульсов, распределитель импульсов , коммутатор, узел сравнени , первый и второй элементы ИЛИ, первый и второй элементы И, первый элемент задержки, первьй элемент НЕ, первый, второй и третий ключи, выход генератора импульсов соединен с входом распределител  импульсов, с так- товым входом узла сравнени  и с входами синхронизации первого и второго регистров сдвига, установочные входы которых соединены с входом логического нул  устройства, п выходов распределител  импульсов (где п - количество разр дов регистров сдвига ) соединены с соответствующими информационными входами коммутатора, управл ющий вход которого соединен с входом задани  начального кода устройства , п выходов коммутатора сое-- динены с соответствующими входами превого элемента ИЛИ, первый выход

   990

   распределител  импульсов блока управлени  соединен с пергзыми ь ходлми первого и второго элементов И, п-й выход распределител  импульсов подключен к первым входам первого и второго элементов И блока управлени  и через первый элемент задержки блока управлени  подсоединен к перQ вому информационному входу второго ключа и к входу сброса узла сравнени , выход равенства и выход пре- вьшени  которого соединены соответственно с вторыми входами первого и

   5 второго элементов И блока управлени , выходы которых соединены соответственно с первым и вторым входами второго элемент а ИЛИ блока управлени , выход которого соединен с R0 входом второго RS-триггера, выход

   первого ключа соединен с третьим входом второго элемента ИЛИ блока управлени  и установочными входами счетчика и делител  частоты, управл 5 ющие входы первого и второго ключей соединены с входом задани  режима работы устройства, управл ющий вход третьего ключа соединен с входом задани  вида экспоненциальной функции

   0 устройства, первый информационный вход третьего ключа соединен с выходом первого элемента -НЕ блока управлени , вход которого подключен к входу логического нул  устройства, вторые информационные входы ключей блока управлени  соединены с входом логического нул  устройства, выход второго ключа блока управлени  со- единен с тактовыми входами первого и

   д второго генераторов одиночных импульсов и первьпч входом .третьего элемента И, выход третьего ключа блока управлени  соединен с управл ющими входами первого и второго коммутато5 ров, информационный вход устройства соединен с первыми входами первого и второго пороговых элементов и с информационным входом преобразовател  аналог - длительность импульса,

   0 второй вход первого порогового элемента соединен с входом задани  первого эталонного напр жени  устройства , вход задани  второго эталонного напр жени  устройства соединен с вто5 рым входом второго порогового элемента , выход которого соединен с первым информационным входом второго коммутатора и через первый элемент НЕ с первым информационным входом пер5

   первого коммутатора, выход первог о порогового элемента соединен с вторым информационным входом первого коммутатора и через второй элемент НЕ с вторым информационным входом второго коммутатора, выходы первого и второго коммутаторов подсоединены соответственно к входам запуска первого и второго генераторов одиночных импульсов, выход первого из которых подсоединен к первому входу первого элемента ИЛИ и к S-входу первого RS-триггера, пр мой выход которого соединен с вторым входом первого элемента И и через элемент задержки с вторым входом третьего элемента И, выход которого подключен к информационному входу делител  частоты , выход которого соединен с вто рым входом первого элемента ИЛИ, выход которого подключен к входу запуска преобразовател  аналог - длительность импульса, выход которого соединен с третьим входом первого элемента И, пр мой выход второго RS- триггера соединен с управл ющим входом третьего коммутатора и с вторым входом второго элемента И, выход которого соединен со счетным входом счетчика, выходы разр дов которого соединены с соответствующими входами блока элементов индикации, выход третьего коммутатора соединен с первым информационным входом первого сумматора-вычитател , выход которого соединен с информационным входом первого регистра сдвига, выход которого соединен с вторым информационным входом первого сумматора-вычитател , пр мой выход S-триггера соединен с управл ющим входом четвертого коммутатора, отличаюп ее с  тем, что, с целью расширени  области применени  за счет вычислени  показател  дл  убывающей или возрастающей экспоненциальной функции с произвольным установившимс  значением, в него введены второй сумматор-вы- читатель, третий регистр сдвига, п тый и шестой коммутаторы, третий и четвертый RS-триггеры, второй, третий, четвертый, п тый и шестой элементы ИЛИ, шестой, седьмой,, восьмой , дев тый и дес тый элементы И, третий элемент НЕ, а в блок управлени  введены второй и третий элементы НЕ и второй элемент задержки, .подключенный входом к пр мому выхо

   0

   5

   5

   0

   0

   ду второго RS-трнггера, а выходом - к третьим входам первого и второго эле - ментов И блока управлени  ,п-й выход распределител  импульсов соединен с первым входом дев того элемента И и через второй элемент НЕ блока управлени  соединен с первыми входами шестого и седьмого элементов И, выход третьего ключа соединен с первым входом четвертого элемента ИЛИ и с управл ющими входами п того и шестого коммутаторов и через третий элемент НЕ блока управлени  соединен с вторым входом седьмого и первым входом восьмого элементов И, т-й выход распределител  импульсов блока управлени  соединен с вторым входом восьмого элемента И, выход генератора импульсов блока управлени  соединен с входом синхронизации третьего регистра сдвига, выход второго ключа блока управлени  под- соединен к первому входу дес того элемента И, выход первого элемента НЕ блока управлени  соединен с первым информационным входом первого ключа, выход которого соединен с управл ющими входами первого и второго регистров сдвига и с первыми входами второго и третьего элементов ИЛИ, выходы которых соединены соответственно с R-входами первого и третьего RS-триггеров, выход первого элеg мента задержки блока управлени  соединен с R-входом S-триггера, вьпсод второго элемента ИЛИ блока управле ни  соединен с R-входом четвертого RS-триггера, выход первого элемента

   0 ИЛИ блока управлени  соединен с первым информационным входом четвертого коммутатора, выход которого соединен с первым информацио нным входом второго сумматора-вычитател ,первый вы5 ход которого соединен с первым информационным входом узла сравнени  блока управлени  и с информационным входом второго регистра сдвига, выход которого соединен с вторым информационным входом четвертого коммутатора , второй выход второго сумматора- вычитател  подключен к второму входу дев того элемента И, выход которого подсоединен к S-входу четвертого RSg триггера, пр мой выход которого соединен с вторым входом дес того элемента И и с первым входом четвертого элемента И, второй вход которого подсоединен к выходу делител  частоты.

   0

   а выход четвертого элемента И соединен с nepniiiM информлциониым пходом п того коммутатора, )д К(1торого соединен с S-пходом Я-тригтерл и г вторым входом пторого элемента ИЛИ, выход пторого генератора одрпкпгных импульсов coeдннefI с BTopiiFM нходом третьего элемента ИЛИ, с вторым информациокным входом п того коммутато- ю ходом П того и вторым входом шесра и с первым информ ционным входом шестого коммутатора, выход которог-о

   соединен с S-входом второго RS-трнггера , инверсный выход которого соединен с управл ющим входом трет1,сго регистра сдвига, выход которого соединен со своим информацис)нным входом и с первым информациоирп гм входом третьего коммутатора, второй информационный вход которого подсоединен

   к выходу первого элемента И, выход первого сумматора-вьшитател  соединен с установочным входом третьего регистра сдвига, выход первого стра сдвига соединен с вторым информационным входом узла сравнени  блока управлени , выход первого генератора одиночных импульсов соединен с S-входом третьего RS-триггера, пр мой выход которого соединен с третьим входом седьмого элемента И, выход которого соединен с первым входо управлени  режимом первого сумматорл- ь чит ,-1Т(чи 1 пергилм их(1дом п того гкчрмелта ИЛИ. HTopofi ход которого 1юдго(диири к. HHiicpcKoMy выходу пер- ног о КЯ-триг1 (ра, л В1.1ход п того элемента ИЛИ с-оеднпен с первым входом У11рпвле 1и  режимом зторого суммато- ра-вычитател , инверсньи выход третьего RS-тригг ера соединен с первым

   того элементов И, гилход последнего in которых соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом управлени  режимом первого сумматора-вы- читател , выход первого RS- триггера подсоединен к первому входу шестого элемента ИЛИ и к второму входу п того, элемента И, выход которого соединен с Вторым входом угтравлени  режимом второго суммато- ра-вычитател , выход преобразовател  аналог - длительность импульса соединен с вторым входом шестого

   элемента И.Г1И, выход которого соединен с входом третьего элемента НЕ и с третьим входом восьмого элемента И, выход которого соединен с вторым информационным входом второго

   сумматора-вьгчитател , выход третьего элемента НЕ соединен с третьим входом дес того элемента И, выход которого соединен с вторым информационным входом шестого коммутатора.

   (8},

   - °,oi

   0 fOS

   Ч OJS

   Редактор Н.Егорова

   Составитель Е.Телешинин

   Техред М.Ходанич Корректор А.Зимокосов

   Заказ 4048/43 Тираж 672Подписное

   ВНИИ1Ш Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4