SU938286A1 - Устройство дл матричных вычислений - Google Patents
Устройство дл матричных вычислений Download PDFInfo
- Publication number
- SU938286A1 SU938286A1 SU803211744A SU3211744A SU938286A1 SU 938286 A1 SU938286 A1 SU 938286A1 SU 803211744 A SU803211744 A SU 803211744A SU 3211744 A SU3211744 A SU 3211744A SU 938286 A1 SU938286 A1 SU 938286A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- counter
- permutation
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ МАТРИЧНЫХ ВЫЧИСЛЕНИЙ
1
Изобретение относитс к вычислительной технике и может быть использовано При создании средств вы- числительиой и управл ющей техники, структура которых ориентирована на решении задач с. использованием методов матричной алгебры, теории множеств и комбинаторики.
Необходимость определени числа инверсий и транспозиций, кроме задач вычислительного характера, по вл етс , например, в АСУТП, где необходнмо сократить врем (или определить его), необходимое дл упор дочени поступающих значений технологических параметров относительно выдаваемых управл ющих воздействий , особенно если последовательность выдачи управл ющих воздействий зависит от пор дка поступлени отклонений значений контролируелых параметров.
Известно устройство дл матричных вычислений - определени знака
членов определител матриц, т.е. четности или нечетности перестановки , содержащее коммутатор, матрицу переключающих чеек, регастр, запоминающие триггеры, блок задержки , эле1ченты задержки.
Однако данное устройство имеет ограничен1ые функциональные возмозкности .
Claims (2)
- Известно также устройство дл матричных вычислений - определени числа ииверсий, содержащее св занные между собой арифметический и запоминающий блоки и совдиненш 1й с ним по входам и выходам блок управлени , коммутатор, св занные между собой реверсившле счетчики, счетчик игпульсов и генератор импульсов, соединенные входами с блоком управлени , формирователь, вход которого подклкт чей к выходу арифметического блока, а выход - к счетчику импульсов, входы реверсивных счетчиков подключены к генератору импульсов, устройство ввода, выход которого подключен к запоминающему блоку и входак реверсивных Счетчиков, один из выходов .второго реверсивного счетчика соединен с входом коммутатора, выход которого подключен к запоминающему блоку, а выход счетчика импульсов соединен с устройством вывода. Недостатком известного устройств вл етс недостаточно пшрокие функциональные возможности, так как оно не обеспечивает автоматическое определение числа транспозиций и не осуществл ет разложение исходной перестановки в произведение циклов. Цель изобретени - расширение функциональных возможностей устройства . Это достигаетс тем, что в устройство , содержащее формирователь импульсов, выход которого подключен к первому входу блока вывода, блок ввода, информационный выход которого соединен с информационным входом блока пам ти, адресный вход которого подключен к клходу коммутатора , первый вход которого подключен к выходу первого реверсивного счетчика, вход которого соединен с выходом второго реверсивного счетчика, причем установочныевходы первого и второго реверсивных счетчиков соединены с выходом числа элементов блока ввода, генератор импульсов, выход которого соединен с числовыми входг1ми первого и второ го реверсивных счетчиков, блок управлени , содержащий генератор такт вых импульсов, сдвиговый реги,стр и шифратор, причем выход генератора тактовых импульсов соединен с выходом сдвигового регистра, выход которого подключен к входу .шифратора первый - восьмой выходы которого соединены с управл нщими входами соответственно блока пам ти, блока ввода, второго реверсивного счетчика , генератора импульсов, первого реверсивного счетчика, коммутатора блока вывода и счетчика импульсов, арифметический блок, содержащий два регистра и узел сравнени , причем выходы первого и второго регистров подключены соответственно к первому и второму входам узла сравнени , вы ход которого соединен с входом формировател импульсов, дев тый выход шифратора соединен с управл ющими входами узла сравнени , первого и второго регистров, введены третий регистр и переключатель, первый выход которого соединен с входом первого регистра, выход которого подключен к второму входу блока вывода, выход третьего регистра соединен с входом второго регистра арифметического блока и вторым входом коммутатора, вход третьего регистра соединен с вторым выходом переключател , вход которого подключен к выходу блока пам ти, причем дес тый выход шифратора блока управлени соединен с управл ющим входом третьего регистра. На. фиг. 1 приведена блок-схема |Предлагаемого устройства) на фиг. 2 схема блока управлени ; на фиг, 3 схема коммутатора; на фиг. 4 - схема арифметического блока; на ф г. 5 - схема блока ввода; на фиг. 6 - схема блока вывода. Устройство содержит блок I управлени , генератор 2 импульсов, реверсивные счетчики 3 и 4, коммутатор 5, блок 6 ввода, блок 7 пам ти, арифметический блок В, переключатель 9, блок 10 вывода, формирователь 11 импульсов, счетчик 12 импульсов и регистр 13. Схема блока 1 управлени состоит из генератора 14 тактовых импульсов, регистра 15 сдвига, шифратора ( например , диодного типа) 16 и пусковой кнопки 17. Схема коммутатора 5 содержит группу элементов И 18 - 25 и группу элементов ИЛИ 26-29. Коммутатор 5 осуществл ет передачу кодов на вход блока 7 От реверсивного счетчика 4 или от регистра 13 в зависимости от сигнала блока 1 управлени . Схема арифметического блока 8 содержит приемные регистры 30 и 31 и узлы сравнени кодов 32. Коды чисел поступают в регистр 30 из блока 7, а в регистр 31 из регистра 13. Схема блоков ввода 6 содержит узел ввода с перфоленты 33 (например, устройство фотоввода FS 1501), клавиатуру 34 ручного ввода, шифратор 35 и переключатель 36 выхода. Вход 37 служит дл ввода перфоленты в блок ввода, который запускаетс по второму входу с блока 1 управлени . Переключатель выхода 36 служит дл переключени при работе от ручного ввода с клавиатуры 34 на работу от фотоввода 33. Схема блока 10 вывода содержит узел 38 индикации, печатающей узел 39 и триггер 40. Включение одного из узлов, . в зависимости от режима работы, осущестдл етс с блока 1 управлени с помощью триггера 40. Устройство работает следуювдм образом . В режиме определени числа инверсий переключатель 9 находитс в положении 0. Через блок 6 ввода в блок 7 пам ти ввод тс коды ивдексов (числа) К, Кл,... ,Kf, исходной перестановки а|, а|(...,а| ,которые указывают место каждого элемента в исходной перестановке. Если в перестановке имеютс ин°версии , пор док следова1ш кодов индексов нарушаетс . В общем случае индексы перестановки располагаютс в произвольном пор дке и задач заключаетс в определении числа инверсий в заданной перестановке, а также числа транспозиций. Кроме того, устройством решаетс еще одна сложна комбинаторна задача , а именно разложение перестановки в произведении циклов Параллельно с вводом исходной перестановки через блок 6 ввода в блок 7, в реверсивные счетчики 3 и 4 зано ситс число п и вводитс в коммутатор 5, с помощью которого из блока 7 считьшаетс индекс элемента, введенного последним, т.е. занесенный в чейку с номером п блока 7. Затем по команде блока управлени 1 из содержимого реверсивного счетчика 4 им импульсов с генератора 2 вычитаетс единица. Полученное в счетчике 4 число п-1 поступает иа вход коммутатора 5, с помощью которого из блока 7 выбираетс индекс элемента, наход щегос в чейке с номером п-1, Код этого индекса поступает в арифметический блок 8. По сигналу блока 1 управлещ«1 коды индексов, хран щихс в арифметическом блоке В, срав ниваютс и провер етс услою1е п t 1 т.е. значение индекса перестановки в чейке с номером п меньше значени индекса перестановки в чей ке с номером п-1. При выполнении этого услови в счетчик 12 импульса через формирователь 11 и переключатель 9 наноситс единица. Затем по сигналу блока 1 управлени , генератор 2 импульсов вырабатывает импульс и из счетчика 4 снова вычитаетс единица. Полученное в счетчике 4 число «-2 поступает на вход коммутатора 5, с помощью которого из блока 7 выбираетс индекс элемента, наход щегос в чейке с номером п -
- 2. Код этого индекса засылаетс в арифметический блок В, где по аналогии с предьщущим провер етс условие ,при вьшолнении которого заноситс единица в счетчик 12 импульсов. Процесс выборки и сравнени индексов перестановки происходит до перебора всех п элементов введенной перестановки, т.е. включа шаг, при котором в реверсивном счетчике 4 будет число, равное единице. После сравнени последнего элемента перестанбвки с первым элементом этой перестановки в счетчике 4 будет число, равное нулю. На этом заканчиваетс первый цикл решени задачи. Второй цикл начинаетс вычитанием по команде с блока 1 управлени (подачей импульса с генератора 2 импульсов) единицы из содержимого счетчика 3 и занесени .полученного числа п-1 в счетчик 4, откуда это число поступает на вход коммутатора 5, с помощью которого из блока 7 выбираетс индекс хран щегос кода элемента в чейке с номером 1т-1 и заноситс в арифметический блок 8. Далее по аналогии с первым циклом работы устройства последовательно выбираютс индексы элементов перестановки из чеек с номерами п-2, ,...1 и сравниваютс с индексом, соответствующим чейке п-1. В процессе сравнений в счетчик 12 импульсов поступит столько импульсов , сколько раз индекс элемента , хран щегос в чейке с номером П-1, окажетс меньше индекса элементов , хран щихс в. чейках с меньшими номерами. Третий цикл начинаетс по команде с блока 1 управлени вычитанием единицы из счетчика 3 и занесением полученного числа ti-2 в счетчик 4. Далее цикл выполн етс аналогично двум предьщущим. Процесс решени заканчиваетс вы полнением п-1 цикла, после чего в счетчике 12 импульсов будет число. равное количеству инверсий в данной перестановке. Четность или нечетность перестановки однозначно определ етс по че ности или нечетности числа, получа емого в счетчике 12 импульсов. Число инверсий из счетчика 12 им пульсов переноситс в блок 10 вывод При вычислении определител матрицы , т.е. когда индексами элементо перестановки вл ютс вторые индексы элементов матрицы, четность пере становки дает соответствующему член матрицы знак плюс, а нечетность знак минус . В режиме определени транспозиций переключатель 9 устанавливаетс в положение б. Исходна перестановка вводитс в блок 6 ввода аналогично предьщущему режиму работы, причем коды индексов вводимой перестановки в чей ке запоминающего блока 7 располагаютс последовательно, начина с чейки с номером 1, , По команде с блока 1 управлении с помощью коммутатора 5 из блока 7 выбираетс код индекса а элемента перестановки, хран щийс в чейке с номером . Код заноситс в регист 13, а номер чейки в арифметический блок 8, где происходит сравнение кода номером чейки . Если вьтолн етс равенство 1, то аналогично предыдущему выбираетс код индекса а.,хран щегос в чейке с номером блока 7, и снова производитс сравнение а . При выполнении этого равенства происходит выборка следующего кода индекса, т.е. а и выполн етс операци сравнеш aj( и т.д. до чейки с номером Nr,n. Если в результате п сравнений вы полн ютс равенства кодов индексов перестановок и соответствующих им номеров чеек блока 7, то это свидетельствует об отсутствии транспозиций в исходной перестановке и в счетчике 12 импульсов будет нулевое значение. При несовпадении на некотором ша ге кода индекса элемента перестановки с номером чейки блока 7, в которой хранитс этот код, выполн ютс следующие операции. По команде блока I управлени код индекса элемента перестановки из регистра 13 подаетс на вход ком мутатора 5, который осуществл ет выборку из чейки с номером, равным этому коду, новый код индекса , хран щийс в данной чейке блока 7. Аналогично предыдущему, в арифметическом блоке 8 происходит сравнение обоих кодов, и через формирователь 11 в счетчик 12 импульсов заноситс единица. На этом заканчиваетс один цикл работы устройства. Если в:этом цикле сравниваемые коды окажутс равными, то содержимое регистра 13 и чеек блока 7, из которых производилось считывание кодов индексов, гас тс в нулевое состо ние, блока 7. Если при сравнении окажетс , что а. ,то код шндекса/ регистра 13 передаетс на вход коммутатора 5, с помощью которого из чейки блока 7 с номером, равным этому коду, считываетс значение кода индекса, хран щегос в этой чейке, и засылаетс в арифметический блок 8, куда также передаетс код индекса , хран щегос в режиме регистра 13, Затем в блоке 8 производитс сравнение этих двух кодов, и через формирователь 1I в счетчик 12 импуЛьсов заноситс единица. В Случае равенства сравниваемых значений, значений регистра 13, содержимое чеек, из которых произошло считывание кодов индексов перестановки гаситс в нулевое состо ние . При невыполнении равенства аналогично предьщущему выполн етс следуюций цикл. Таким образом, количество циклов , в которых не выполн етс равенство кодов индексов элементов исходной перестановки с номерами соответствукищх чеек блока 7, будет соответствовать количеству импульсов занесенных в счетчик 12 импульсов ,, причем число, наход щеес в счетчике 12 импульсов, после перебора всех чеек равно числу транспозиций исходной перестановки. В процессе считывани значений кодов индексов из блока 7, чейки содержимое которых уже бьто погашено в нулевое состо ние, пропускаютс коммутатором 5. В процессе считывани значений из чеек блока 7 эти эначс1ш вывод тс из арифметического блока 8 на блок вывода 10, причем после каладого выполнени услови сравнени регистрируетс разделительный символ. В результате чего устройством вывода будет зафиксирована последовательность кодов индексов, соответ -ствующа разложению исходной перестановки в произведение циклов, которые будут отделены друг от друга разделительными символами. Таким образом преимущественно предлагаемого устройства по сравнению с известным заключаетс в том, что при минимальном добавлении элементов (регистр и переключатель) его функциональные возможности знач . тельно увеличиваютс , поскольку дополнительно возможно определение транспозиций и разложение перестановки и произведение циклов. Формула изобретени Устройство дл матричных вычислений , содержащее формирователь импульсов , выход которого соединен с входом счетчика импульсов, выход ко торого подключен к первому входу блока вывода, блок ввода, информаци онный выход которого соединен с информационным входом блока пам ти, адресный вход которого подключен к выходу коммутатора, первый вход которого подключен к выходу первого реверсивного счетчика, вход которого соединен с выходом второго реверсивного счетчика, причем установочные входы первого и второго ре версивных счетчиков соединен с и 1ходом числа элементов блока ввода, генератор импульсов выход которого соединен с. числовыми входами первого и второго реверсивных счетчиков , блок управлени , содержащий генератор тактовых импульсов, сдви- говый регистр и шифратор, причем выход генератора тактовых импульсов соединен с выходом сдвинового ре пестра , вькод которого подключен к входу шифратора, первый - восьмой выходы которого соединены с управл ющими входами соответственно блока пам ти, блока ввода, второго реверсивного счетчика, генератора импульсов , первого реверсивного счетчика , коммутатора, блока ввода и счетчика импульсов, арифметический блок, содержащий два регистра и узел сравнени , причем выходы первого и второго регистров подключены соответственно к первому и второму входам узла сравнени , выход которого соединен с входом формировател импульсов , дев тый выход шифратора соединен с управл ющими входами узла сравнени , первого и второго регистров , отличающеес тем, что, с целью расширени функциональных возможностей за счет вычислени числа транспозиций и разложени перестановки в произведении циклов , в него введены третий регистр и переключатель, первый выход которого подключен к второму входу блока вывода, выход третьего регистра соединен с входом второго регистра арифметического блока и вторым входом коммутатора, вход третьего регистра соединен с вторым выходом переключател , вход которого подключен к выходу блока,пам ти , причем дес тый выход щифрато- ра блока управлени соединен с управл ющим входом третьего регистра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 336664, кл. G 06 F 15/32, 1970. 2,Авторсйое свидетельство СССР № 746533, кл. G 06 F 15/32, 1978 (прототип).Фиг.1Фиг.2ЛW 4 W J 4 L15 г55 i i5 t 11 1Л ф л лчдг/гн57.3312УддеfJФи9.5Фиа.б
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803211744A SU938286A1 (ru) | 1980-09-02 | 1980-09-02 | Устройство дл матричных вычислений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803211744A SU938286A1 (ru) | 1980-09-02 | 1980-09-02 | Устройство дл матричных вычислений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU938286A1 true SU938286A1 (ru) | 1982-06-23 |
Family
ID=20929616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803211744A SU938286A1 (ru) | 1980-09-02 | 1980-09-02 | Устройство дл матричных вычислений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU938286A1 (ru) |
-
1980
- 1980-09-02 SU SU803211744A patent/SU938286A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4441161A (en) | Programmable sequence control method and devices | |
SU938286A1 (ru) | Устройство дл матричных вычислений | |
US3990071A (en) | Data transmission system using frequency permutation codes | |
SU955027A1 (ru) | Устройство дл вычислени булевых функций | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU1032455A1 (ru) | Устройство дл вычислени элементарных функций | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU824178A1 (ru) | Генератор потоков случайных событий | |
SU1335990A1 (ru) | Устройство дл вычислени показател экспоненциальной функции | |
SU834830A1 (ru) | Генератор пр моугольных импульсов | |
SU807320A1 (ru) | Веро тностный коррелометр | |
SU662936A1 (ru) | Арифметическое устройство дл выполнени операций над несколькими числами | |
SU1718215A1 (ru) | Устройство дл выполнени векторно-скал рных операций над действительными числами | |
SU840890A1 (ru) | Устройство дл сравнени чисел | |
SU699519A1 (ru) | Устройство дл преобразовани двоичных чисел в двоично-дес тичные | |
SU1444760A1 (ru) | Устройство дл возведени в квадрат последовательного р да чисел | |
SU809176A1 (ru) | Устройство дл делени | |
SU798815A1 (ru) | Устройство дл сравнени чисел | |
SU924703A1 (ru) | Устройство дл вычислени квадратного корн | |
SU822179A1 (ru) | Устройство дл поиска чисел в заданномдиАпАзОНЕ | |
US4141077A (en) | Method for dividing two numbers and device for effecting same | |
SU383043A1 (ru) | Устройство для моделирования конечных автоматов | |
SU634274A1 (ru) | Устройство дл сложени чисел | |
SU942017A1 (ru) | Стохастический интегратор | |
SU999018A1 (ru) | Устройство программного управлени с самоконтролем |