SU955027A1 - Устройство дл вычислени булевых функций - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  вычислени  булевых функций- при последовательном считывании и обработке операндов и операторов , из которых состоит логическое выражение.

Известно логическое устройство, .предназначенное дл  решени  задач логического управлени , алгоритм . функционировани  которых представл ет собой последовательную реализацию каждого из набора булевых уравнений, содержащее программный блок, реле времени, индикаторы несовпадений, формирователь признака опроса и блок анаши за функций 1 .

Недостатками этого устройства  вл ютс  его сложность и ограниченные функциональные возможности, так как это устройство позвол ет вычисл ть булевы функции, представленные только в дизъюнктивной или конъюнктивной нормальных, формах..

Наиболее близким к предлагаемому  вл етс  устройство, содержаццее логический блок, подключенный к генератору функциональных импульсов, блоку пам ти данных и через дешифраторы

операции и адреса к блоку пам ти проrpat/мы 2 .

Известное устройство позвол ет вычисл ть булевы функции, представленные в конъюнктивной форме, без предварительйого преобразовани  их в дизъюнктивную , если операндаичи дл  , конъюнкций  вл ютс  дизъюнкции переменных. Однако его

10 функциональные возможности также ограничены вследствие отсутстви  возможности реализации булевых уравнений , записанных в скобочной форме, если выражение в скобках представл ет собой набор конъюнкций нескольких

15 переменных, соединенных дизъюнктивно.

Цель изобретени  - расширений функциональных возможностей устрой ,ства, в результате чего последнее 20 обеспечит вычисление булевых функций, представленных в скобочной форме при условии, что выражени  в скобках представл ют собой наборы конъюнкций произвольного числа переменных, соединенных дизъюнктивно.

25

Поставленна  цель достигаетс  тем, что в устройство, содержащее блок пам ти данных, адресный вход которого подключен к первому выходу блока пам ти программ, второй выход которого

30 соединен с управл ющими входами вычис,-лителъного блока и блока управлени  первый выход которого соединен с входом считывани  блока пам ти программ , в него введены первый и второй коммутаторы, регистр и счетчик адреса , причем выход счетчика адреса под ключен к управл ющим входам первого коммутатора и регистра, вход которог подключен к второму выходу блока управлени , выход регистра соединен с информационным входом первого коммутатора , выход которого подключен к информационному входу вычислительного блока, выход которого соединен с первым информационным входом второго коммутатора, второй информационный вход которого подключен к выходу бло ка пам ти данных, а управл ющий вход к второму выходу блока пам ти nporpaNW выход второго коммутатора соединен информационным входом регистра, адресный вход которого подключен к третьему выходу блока управлени , первый в-л;од которого соединен с входом пуска устройства. Кроме того, блок управлени  содержит генератор импульсов, четыре элемента И, два элемента НЕ, счетчик дешифратор, два триггера, элемент ИЛИ, причем управл ющий вход блока упровлени  подключен к входам первого и второго элементов НЕ, выходы которых подключены соответственно к первому входу первогоэлемента И и к первым входам второго и третьего элементов И, выход генератора импул сов соединен с первым входом четвер того элемента И, к второму входу ко торого подключен вход сброса счетчи ка и единичный- выход первого тригге ра, единичный вход Которого подключен к первому входу блока управлени нулевой выход первого триггера подключен к нулевому входу второго три гера, к единичному входу которого подключен первый выход дешифратора, второй выход которого соединен с вторым входом второго элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход кот рого соединен с третьим выходом дешифратора , а выход подключен к второму выходу блока управлени , единичный выход второго триггера соеди , нен с вторыми входами первого и тре тьего элементов И, выходы которьах  вл ютс  третьим выходом блока упра 1пени , четвертый выход дешифратора подключен к третьему входу третьего элемента И, п тый выход дешифратора подключен к третьему входу первого элемента И, выход элемента ИЛИ подключен к второму выходу блока управ лени , выход четвертого элемента И подключен к счетному входу счетчика выходы которого соединены с входами дешифратора, шестой выход которого подключен к первому выходу блока управлени . Вычислительный блок содержит два элемента НЕ, четыре элемента И, два элемента ИЛИ, причем информационный вход вычислительного блока подключен к первому и второму входам первого элемента И и первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу третьего элемента И, первый вход которого подключен к управл ющему входу вычислительного блока и к входу элемента НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с вторым входом третьего элемента И и с выходом второго элемента НЕ, вход которого подключен к управл ющему входу вычислительного блока, выход четвертого элемента И соединен с третьим входом первого элемента И, выход которого подключен к первому входу второго элемента ИЛИ/ второй вход которого соединен с выходом второго элемента И, а выход второго элемента ИЛИ подключен к ВЫХОДУ вычислительного блока. На фиг.1 представлена функциональна  блок-схема предлагаемого устрой-ства; на фиг.2 - схема блока управ - лeни  нафиг,3 - схема вычислительного блока. Устройство содержит блок 1 пам ти программ, блок 2 паил ти данных, коммутатор 3, вычислительный блок 4, блок 5 управлени , счетчик 6 адреса, регистр 7, коммутатор 8, Блок 5 содержит генератор 9 импульсов , элементы И 10-13, элемент ИЛИ 14, элементы НЕ 15 и 16, счетчик 17, дешифратор 18, триггеры 19 и 20. Блок 4 содержит элементы НЕ 21 и 22, элементы И 23-26, элементы ИЛИ 27 и 28. Устройство работае.т следующим образом . В начале цикла вычислени  булевой функции на вход блока 1 пам ти программы поступает импульс на считывание первого командного слова с выхода блока 5 управлени . На вход блока 2 пам ти данных подаетс  код адреса переменной и ее значение по вл етс  на выходе блока 2. При наличии в командном слове признака отсутстви  операции выход блока 2 пам ти данных через коммутатор 3 подключаетс  к информационному входу регистра 7. -Счетчик б адреса в исходном состо нии сброшен. При поступлении на стробирующий вход регистра 7 сигнала с блока 5 управлени  происходит занесение значени  переменной в  чейку с нулевЬ|1М адресом регистра 7, после чего начинаетс  цикл выполнени  второй крманды. Считывание из блока 1 пам ти программы второго командного слова происходит при поступлении на его вход сигнала с выхода блока 5 управлени . На счетчик 6 адреса поступает импуль увеличивающий на единицу код хран щегос  в нем числа, и при по влении на стробирукщем входе регистра 7 импульса , значение переменной, адрес которой закодирован во второй команде, через коммутатор 3 заноситс  во вто- рую  чейку регистра 7. Если втора  команда содержит признак отсутстви  операции, то на этом цикл выполнени  второй команды заканчиваетс . При наличии в операционной части второго командного слова признаков операции конъюнкции или дизъюнкции с выхода блока 5 управлени  на счетчик 6 адреса подаетс  импульс, уменьшакщий хран щеес  в нем число на единицу, т.е. на адресные входы регистра 7 и коммутатора 8 подаетс  код нул . Коммутатор 8 служит дл  подключени  к входам вычислительного блока 4 двух выходов регистра 7, адреса которых отличаютс  на единицу, причем меньший по величине адрес задаетс  счетчиком 6 адреса. Результат выполнени  заданной в команде операции над первыми двум  переменными с выхода вычислительного блока 4 через коммутатор 3 подаетс  на информационный вход регистра 7. При по влении на стробирующем входе регистра 7 импульса с выхода блока 5 управлени  этот результат заноситс  в  чейку с нулевым адресом регистра 7, после чего из блока 1 пам ти програм мы считываетс  следующа  команда.

При наличии в считанной команде признака операнда работа устройства происходит аналогично описанному выше . Если же в операционной части команды закодирован признак отсутстви  операнда, то с блока Ь не поступает импульс добавлени  единицы в счетчик б адреса, коммутатор не подключает выход блока 2 пам ти данных к информационному входу регистра 7, а в остальном работа происходит так же, как описано ранее.

Работа вычислительного блока 4 происходит следующим образом.

От блока 1 пам ти программы на элементы НЕ 21, НЕ 22 и И 24 вычислительного блока 4 поступает код операционной части командного слова. Операции Конъюнкци  соответствует код 00,.в разр дах Р1 и Р2 командного слова, т.е., с выхода элемента И 23 на элемент И 25 подаетс  потенцисШ логической 1, а на выходе вычислительного блока 4 по вл етс  результат конъюнкции двух ne-i ременных, поданных на входы элемента И 25 от блока 8. Если же в операционной части командного слова закодирована операци  Дизъюнкци , что соответствует коду 10, то потенциал

логической 1 поступает на вход элемента И 26 с выхода элемента И 24. На выходе вычислительного блока 4 в , этом случае по вл етс  результат дизъюнкции входных переменных, который формируетс  элементами ИЛИ 27, И 2G и ИЛИ 28.

Блок 5 управлени  работает следующим образом.

В исходном состо нии, т.е. до на0 чала вычислени  булевой функции, триггеры Т 19, Т 20 и двоичный счетчик СТ 17 сброшены. При нажатии кнопки Пуск триггер Т 19 устанавливаетс  в единичное состо ние, им5 пульсы с выхода -генератора Т 9 поступают через элемент И 10 на вход С двоичного счетчика СТ 17 и на выходах .О ... 6 дешифратора ДС 18 последовательно по вл ютс  пр моугольные импульсы. Импульс с выхода 1 дешиф0 ратора ДС 18 поступает на вход блока 1 пам ти программы, который производит считывание первого командного слова и выдачу кода адреса переменной и кода операции на свои два выхода

5 соответственно. При этом импульсы с выходов 2 и 4 дешифратора ДС 18 через элементы И 11 и И 12 на счетчик 16 адреса не поступают, так как на первые входы элементов И 11 и И 12

0 подаетс  потенцисШ логического нул  . с триггера Т 20. Импульс с выхода 3 дешифратора ДС 18 через элемент ИЛИ 14 поступает на стробирующий вход регистра 7. Первое командное слово

5 содержит логическую 1 в разр де Р2, что означает отсутствие операци конъюнкции или ДИЗЪЮНКЦИИ; поэтому импульс с выхода 5 дешифратора ДС 18 не поступает через элементы

0 И 13 и ИЛИ 14 ьа регистр 7. Импульс с выхода 6 дешифратора устанавливает триггер Т 20 в единичное состо ние , чем заканчиваетс  цикл считывани  и выполнени  первой команды.

5 Дальнейшее формирование выходных импульсов в каждс 4 цикле определ етс  информацией, закодированной в Р2 и РЗ командного слова , котора  поступает от блока 1 пам ти программы. В случае наличи  в

0 командном слове признаков операции и операнда, в разр дах Р2 и РЗ содержит с  код 00.

Таким образом, за счет хранени 

5 в регистре результатов предыдущих вычислений и последующего их использовани  при последовательной реализации булевого управлени , предлагаемое устройство позвол ет вычисл ть

0 булевы функции, представленные в. скобочной форме, при условии, когда выражени  в скобках представл ют собой наборы конъюнкций произвольного чис ,ла переменных, соединенных дизъюнк5 тивно..ч Формула изобретени 

Claims (3)

1.Устройство дл  вычислени  булевых функций, содержащее блок пам ти данных, адресный вход которого подключен к первому выходу блока пам ти программ, второй выход которого соединен с управл ющими входами вычислительного блока и блока управлени , первый выход которого соединен с входом считывани  блока пам ти программ, отличающеес  тем, что,

с целью расширени  функциональных возможностей за счет решени  булевых уравнений в скобочной форме, в него введены первый и второй коммутаторы, регистр и счетчик адреса, причем вы-, ,ход счетчика адреса подключен к управл ющим входам первого коммутатора и регистра, вход которого подключен к второму выходу блока управлени , выход регистра соединен с информационным входом первого коммутатора, выход которого подключен к информационному входу вычислительного блока выход которого соединен с первым информационным входом второго коммутатора , второй информационный вход которого подключен к выходу блока пам ти данных, а управл ющий вход - к второму выходу блока пам ти программ выход второго коммутатора соединен с информационным входомрегистра, адресный вход которого подключай к третьему выходу блока управлени- , первый вход которого соединен с входом пуска устройства,

2.Устройство по п,1, отличающее с   тем, что блок управлени  содержит генератор импульсов, четыре элемента И, два элемента НЕ, счетчик дешифратор, два триггера, элемент ИЛИ причем управл ющий вход блока управлений подключен к входам первого и второго элементов НЕ, выходы которых подключены соответственно к первому входу первого элемента И и к первым входам второго и третьего элементов И, выход генератора импульсов соединен с первым входом четвертого элемента И, к второму входу которого подключен вход сброса счетчика и единичный выход первого триггера, едини4ный вход которого подключен к первому входу блока управлени , нулевой выход первого триггера подключен к нулевому входу второго триггера, к единичному входу которого подключен

первый выход дешифратора, второй выход которого соединен с вторым входом второго элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с третьим выходом дешифратора, а выход t подключен к второму выходу блока управлени , единичный выход второго триггера соединен с вторыми входами первого и третьего элементов И, выходы которых  вл ютс  третьим выходом блока управлени , четвертый выход дешифратора подключен к третьему входу третьего элемента И, п тый выход дешифратора подключен к третьему входу первого элемента И, выход элемента ИЛИ подключен к второму выходу блока управлени , выход четвер:того элемента И подключен к счетному входу счетчика, выходы которого соединены с входами дешифратора, шестой выходкоторого подключен к первому, выходу блока управлени .

3. Устройство по П.1, отличающеес  тем, что вычислительный блок содержит два элемента НЕ, четыре элемента И, два элемента ИЛИ, примем информационный вход вычислительного блока подключен к-первому и второму входам первого элемента И и первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу третьего элемента И, первый вход которого подключен к управл ющему входу вычислительного блока и к входу элемента НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с вторым входом третьего элемента И.и с выходом второго элемента НЕ, вход которого подключен к управл ющему входу вы числительного блока, выход четвертого элемента И соединен с третьим входом первого элемента И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход второго элемента ИЛИ подключен к выходу вычислительного блока.

Источники информации, прин тые во внимание при экспертизе

1.Авторское свидетельство СССР 371580, кл. G Об F 15/00, 1970.

2.Измерени , ко.нтроль, автомати-. заци . 1979, т.20, № 4, с.25-33 (прототип ) . ..

fPu. /

м муммм

IWWW itfffe ft

netoenit .

lH fOHyi It pttveinpy

IfHaifMf / Iff.

Л fVfAHWMf f

etfitea fetieem/л

2Г|

ч| 1

: