SU798838A1 - Микропрограммное устройство управлени - Google Patents

Description

Изобретение относитс  к вычислительной технике, в частности к упра л ющим устройством, основанным на микропрограммного управлен и может быть использовано в специал зированных управл ющих процессорах дл  реализации программ, ориентированных на разветвленный логический анализ, при наличии программу дл  выполнени  которых требуетс  процедура приоритетного прерывани , на-i пример программ реального масштаба, времени. Известно микропрограммное устрой ство, содержащее блок пам ти, регис ры , схемы приема информации, такто вый генератор, счетчик тактов, узел раз решен и  считывание, элементы И, НЕ и дешйфраторьа Cl . Недостатком этого устройства  вл етс  отсутствие возможности многоразр дной модификации адресов микрокоманд. Наиболее близким по технической сущности к предлагаемому  вл етс  програм.1ное устройство, содержащее дешифратор, шифратор, регистр запро сов, регистр адреса, дополнительный регистр адреса, блок элементов ИЛИ группу элементов И ,2 . Недостатками устройства  вл ютс  отсутствие возможности организации УСЛОВНЫХ переходов в nporpavwe и работы с прерьшанием. Цель изобретени  - расширение функциона льных возможностей за счет осуществлени  режима работы с прерыванием . Эта цель достигаетс  тем, что в микропрограммное устройство управлени , содержсодее дешифратор, группа выходов которого соединена с группой адресных входов дешифратора и  вл етс  группой адресных выходов устройства, группа выходов шифратора соединена.с первой группой входов блока элементов ИЛИ, втора  группа входов которого  вл етс  первой группой входов устройства, группа. ВХОДОВ дешифратора соединена с группой разр дных выходов регистра адреса, группа информационных входов которого соединена с группой разр дных выходов дополнительного регистра адреса, введены коммутатор, регистр прерываний, элементы 1Л НЕ, причем группа входов регистра прерываний соединена с группой выходов блока элементов ИЛИ и с первой группой входов коммутатора, втора 

группа входов которого соединена с группой разр дных выходов регистра прерываний, вход которого соединен с выходом элемента И, первый вход которого соединен с выходом дешифратора, с первым входом коммутатора и через элемент НЕ со вторым входом коммутатора, второй входэлемента И соединен с первьм входом синхронизации устройства, второй и третий входы синхронизации которого соединены соответственно с входами синхронизации дополнительного регистра адреса и регистра :адреса, входы прерывани  которых соединены с входом прерывани  устройства и с третьи входом элемента И, группа выходов коммутатора соединена с группой информационных входов дополнительного регистра адреса, группа информационных входов шифратора соединена со второй группой входов устройства.

На чертеже приведена блок-схема устройства.

У.стройство содержит шифратор 1, дешифратор 2, регистр 3 адреса, дополнительный регистр 4 адреса, регистр 5 прерываний, коммутатор б, блок 7 элементов ИЛИ, элемент НЕ 8, элемент И 9, вторую группу входов 10, первую группу входов 11, входы 12-14 синхронизации вход 15 прерывани , группу выходов 16 устройства.

Устройство работает следующим образом.

После того, как устройство закончило развертывание во времени очередной программы, с нулевого выхода дешифратора 2 на соответствующий выход группы выходов 16 поступает сигнал, указывающий на то, что устройство свободно от выполнени  прораммыи находитс  в режиме ожидани  сигналов запроса на работу очередной микропрограммы. Один из нескольких разделенных во времени сигналов запроса поступает на соответствующий вход второй группы входов 10 и вызывает работу соответствующей микропрограммы . Сигнал запроса, поступа  на соответствующий вход шифратора 1 задает на его выходе код адреса миг; крокоманды, поступающей 4ejie3 блок 7 элементов ИЛИ на входы регистра 3 прерываний и через коммутатор б на входы дополнительного адреса 4. Сигналы синхронизации, поступающие последовательно на входы 12-14 синхронизации производ т запись кода адреса микрокоманды в регистр 5 прерываний , дополнительный регистр 4 адреса и регистр 3 адреса.

В результате на соответствующем выходе дешифратора 2 по вл етс  сигнал , представл ющий собой (единую), микрокоманду, котора  поступает на один из выходов 16 и на соответствующий вход шифратора 1, з.адава  адрес следующей микрокоманды. Таким образом , после вызова устройство генерирует последовательность микрокоманд, реализующих работу соответствующей микропрограммы. Адреса- микрокоманд задаютс  соответствующими соединени ми выходов дешифратора 2 с входами шифратора 1. Последн   микрокоманда каждой микропрограммы на вход шифратора 1 не подаетс . В результате на его выходах по вл етс  нулевой адрес, по которому возбуждаетс  нулевой выход дешифратора 2 и устройство переходит в режим ожидани  очередной временной метки, имитирующей работу соответствующей микрокоманды .

Устройство позвол ет производить многоразр дную кодовую модификацию адреса микрокоманды путем дизъюнкции на блоке 7 элементов ИЛИ кода основного адреса, поступающего с выходов шифратора 1 на первые входы блойа 7 элементов ИЛИ и модифицирующего кода поступающего на вторые входы блока 7 элементов ИЛИ с соответствующих входов первой группы входов 11. При-этом, за счет дизъюнкции разр дов модифицирующего кода с разр дными кода основного адреса, наход щимс  в нулевом состо нии и определ етс  ветвление программы.

Работа с прерыванием производитс  следующим образом. Сигнал прерывани , поступа  с входа 15 прерывани  закрывает элемент И 9, прекраща  поступление синхротактов на вход управлени  регистра 5 прерываний и обнул   содержимое дополнительного регистра 4 адреса и регистра 3 адреса . Таким образом, работа текущей микропрограммы прерываетс , а адрес микрокоманды,с которой начнетс  работа после возврата к прерванной программе, сохран етс  в регистре 5 прерываний. После этОго соответствующий сигнал запроса, поступа  на соответствующий вход второй-группы входо 10, запускает прерывающую программу, последн   микрокоманда которой адресуетс  к выходу дешифратора 2, сигна с которого открывает элемент И 9 и на один такт подключает выходы регистра 5 прерываний через коммутатор 6 к входам дополнительного регистра 4 адреса, производ  возврат к прерванной микропрограмме.

Таким образом, данное устройство позвол ет осуществл ть работу набора микропрограммы в сочетании с возможностью многоразр дной кодовой модификации адреса любой микрокоманды, а также режим работы с прерыванием, что значительно расшир ет функциональные возможности устройства.

Указанные преимущества позвол ют эффективно использовать устройство при построении управл ющих процессоров , программы которых ориентированы на разветвленный логический

анализ и производить чтение кодограмм-ответов внешних устройств, использу  их в качестве модифицируемых кодов адресов микрокоманд.

Claims (2)

1. Формула изобретени 

   Микропрограммное устройство управлени , содержагаее дешифратор, группа выходов которого соединена с группой адресных входов шифратора и  вл етс  группой адресных выходов устройства, группа выходов шифратора соединена с первой группой входов блока элементов ИЛИ, втора  группа входов которого  вл етс  первой группой входов устройства, группа входов дешифг ратора соединена с группой разр дных выходов регистра адреса, группа информационных входов которого соеди нена с группой разр дных выходов дополнительного регистра адреса, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет осуществлени  режима работы с прерыванием, в него введены коммутатор, регистр прерываний , элементы И,НЕ, причем группа входов регистра прерываний соедине- . на с группой выходов блока элемен-

   тов ИЛИ и с первой группой входов коммутатора, втора  группа входов которого соединена с группой разр дных выходов регистра прерываний, .вход которого соединен с выходом - элемента И, .первый вход которого соединен с выходом дешифратора, с первым входом коммутатора и через элемент НЕ со вторым входом коммутатора , второй вход элемента И соеди- нен с первым входом синхронизации устройства, второй и третий входы . синхронизации которого соединены соответственно с входами синхронизации дополнительного регистра адре . са и регистра адреса, входы прерывани  которых соединены с входом прерывани  устройства и с третьим входом элемента И, группа ВБКОДОВ коммутатора соединена с группой ин-формационных входов дополнительного 0 регистра адреса, группа информационных входов шифратора соединена со . второй группой входов устройства.

   .Источники информации, прин тые во внимание при экспертизе 5 1.Авторское свидетельство СССР № 416696, кл. G 06 .F 9/16, 1974.
2. 2.Авторское свид:(етельство СССР по за вке № 2672630/18-24, кл. G 06 F 9/0.0, 1978 (прототип).

   (О JS

   V-H

   nd

   Х,  м 1

   л/

   F5r

   u-J.-J

   -7 -

   ЙОfto