SU555402A1

SU555402A1 - Устройство дл определени очередности выполнени заданий

Info

Publication number: SU555402A1
Application number: SU2126102A
Authority: SU
Inventors: Юрий Николаевич Головко; Игорь Александрович Петухов
Original assignee: Войсковая часть 30895
Priority date: 1975-04-18
Filing date: 1975-04-18
Publication date: 1977-04-25

Description

коммутатора соединены с управл ющими входам;; блока изменени ассоциативного поиска, иыходы которого соединены с управл юи имн входами ассоциативного запоминающего блока.

На. чертеже ириведе11а схема устройства ITJIH определени очередности вы юлне1ш заданий.

Устройство содержит ассоциативный запоминаюндай блок 1, реииющий задачу выборки наибольших или каименьпшх значений параметров, блок регистров 2, служащий дл хранени параметров заданий, блок измене}1и ассоциативного поиска 3, предназначенный дл выработки сигнала изменени характера ассоциативного поиска (по максимуму или по минимуму), блок максировани 4, служащий дл наложегш маски на параметры выделенных задаш1Й при переходе к анализу параметров заданий на очередном щаге, блок приоритетов 5, вырабатывающий сигнал номера наиболее приоритетного задани или сигналы на переход к анализу очередной группы параметров заданий, коммутатор 6, представл ющий собой сдвигаюцц1Й регистр.

Работа устройства дл определе1ш очередности ььиюлнени заданий основана на последовательном анализе набора параметров, которыми предаарительно характеризуетс кажда работа с целью вы влени одного наибольшего или наименьшего из них в зависимости от критери учета. Дл этого кажда работа (задача, блок программы) заранее характеризуетс набором параметров Р)..П Каждому параметру ставитс в соответствие критерий его учета К, принимающий значени О или 1, причем значение 1 соответствует случаю, когда необходимо отдать предпочтение большему по абсолютной величине значению параметра, а О наоборот , меньшему. Наиболее приоритетна работа определ етс последовательно в несколько 1ШГОВ. На первом шаге осуществл етс анализ в соответствии со значением критери учета но первому параметру из набора. Если на первом шаге однозначно не определен наибольишй или наименьший параметр, осуществл етс переход ко второму шагу, в котором производитс анализ в соответствии: со значением критери учета но второму параметру из набора, но уже не всех работ, а только выделенных па первом шаге, и т.д. до однозначного выбора параметра одной из работ. В сиутае, если не получен однозначный ответ после аншщза всего набора параметров предпочтение отдаетс работе с наименьшим номером.

Работа предлагаемого устройсгеа осуществл етс следующим образом.

Предположим, что в очереди находитс четыре работы, подлежащие вынолне1шю. Кажда работа характеризуетс трем параметрами, причем по первому параметру предпочтешь гидо отдавать наименьшему (т.е. ), по второму параметру - наибольшему (), по третьему параметру наимепьпюму (К,т гО).

Примем следующие значени параметров по каждой работе;

1 работа-Pi 3, , ,4,P,5,

,3,,

4- ---Р1 3,Р,3,.

При анализе по первому параметру набора предпочтение будет отдано 1, 3 и 4-й работам, как работам с наименьшими параметрами, при анализе

на 2-м шаге из 1, 3 и 4-й работ будут выбраны 1 и 3 работы, как работы с наибольшими параметрами, а на третьем шаге из 1 и 3-й работы будет отобрана 1- , как имеюща меньший параметр.

В исходном состо нии в блоке регистров 2

наход тс наборы параметров заданий, в блоке изменени ассоциативного поиска 3 критерии учета параметров заданий, определ ющие характер ассоциативного поиска (по максимуму или минимуму ) .

При поступлении на вход устройства сигнала о

наличии очереди с первого выхода коммутатора поступают сигналы на управл юпдае входы блока регистров 2, блока изменени ассоциативного поиска 3, блока маскировани 4. При поступлении

сигнала на управл ющий вход блока регистров с вькодов его на входы блока маскировани посылаютс первые параметры заданий, а затем все параметры пересылаютс с выходов блока маскировани на информационные входы ассоциагивного запоминающего блока, так как при поступлении сигнала па управл ющий вход блока маскировани открыты все его входдэь В блоке изменени ассоциативного поиска при поступлении сигнала па управл ющий вход с первого выхода

коммутатора 6 вырабатываетс сигнал характера ассоциативного поиска (по максимуму или минимуму ) , который nociynaeT на унравл ющие входы ас1Х)циативного запоминающего блока. В ассоциативном запоминающем блоке 1 величины

параметров сравниваютс и отобра1П1ые по максимуму или М1пшмуму с )ормационных выходов ассоциативного запоминающего блока посылаютс па входы блока приорптетов. В случае о;цюзначного выбора параметра на соответсгвуюпдем выходе

устройства по витс сигнал номера выбрапного задани .

И случае неоднозиачпосги выбранного параметра (несколько первых параметров заданий совпадают по величине) па выходах устройства

сигнала не по витс , а сигнал с первого выхода блока приоритетов 5 поступит на установочный вход блока изменени ассоциативного поиска 3 и на первый вход коммутатора 6. При поступлении сигнала на вход коммутатора, представл ющего

собой сдвигающий регистр, на первом выходе коммугатора будет О, а на втором выходе - 1. Сигнал на установочном входе изменени ассоциативного поиска 3 предназначен пп обеспечени сравнени критериев учета параметров задапий , обеспечива выдачу сигнала на изменени

ассоциативного поиска с выходов блока измененнн ассоциативно1Ч) поиска 3 на управл ющие входы ассоциативного напоминающего блока 1. При несовпадении критериев учета параметров заданий, при переходе к анализу очередной группы параметров (поступлению сигналов с выхода коммутатора 6), сигнал со второго выхода коммутатора поступает также на управл ющий вход блока регистров 2, обеспечива выдачу на информационные входы блока маскирова1ш 4 второй группы параметров заданий.

С выходов блока маскировани 4 на информационные входы ассоциативного запоминающего блока 1 поступ т параметры только тех заданий, которые выделены на предыдущем щаге, так как на управл ющие входы блока маскировани поступают сигналы только с тех выходов блока приоритетов 5, которые на предыдущем щаге находились в состо нии 1. В ассоциативном запоминающем блоке сравниваютс параметры заданий и выделенные в соответствии с критери ми учета параметры посьшаютс в блок приоритетов, в случае однозначного выбора на одном из выходов устройства по витс сигнал номера выбранного . В противном случае сигналы с выходов второй группы блока приоритетов поступают на управл ющие входы соответственно коммутатора 6 и блока маскировани 4, а с выхода блока приоритетов 5 на установочный вход блока изменени ассоциативного поиска 3, сигнал с выхода коммутатора поступает на управл ющие входы блока регистров и блока изменени ассоциагивного поиска 3 и процесс анализа повтор етс еще раз до тех нор, пока не будет произведен однозначный выбор номера з;|дани .

Предлагаемое устройство позвол ет легко изменить состав параметров, пор док их использовани , критерии их учета и у е11ыиить вром рещени задач но сравнению с выполнением блоков задач в пор дке их поступлени .

Claims

Формула изобретени

Устройство дл определепи очередности выполнени заданий, содержащее блок регистров,

коммутатор, первый, второй и третий выходы которого соединены соответственно с управл ющими входами блока регистров, отличающеес тем, что, с целью расщирени функциональных возможностей, в устройство дополнительно введаны ассоциативный запоминающий блок, блок приоритетов, блок маскировани , блок изменени ассоциативного поиска, причем выходы блока регистров соединены с информащюнными входами блока маскирс1вани , управл ющий вход которого

соединен с первым выходом коммутатора, вьгходы блока маскировани соединены с ииформавдонными входами ассоциагив1101-о запоминающего блока, информащюнные выходы ассоциативного запоминающего блока соединены с входами блока

приоритетов, первый выход которого соедлнен с установочным входом блока изменени ассоциативного поиска и первым входом коммутатора, второй вход которого вл етс входом устройства, втора rpyiHia выходов блока приоритетов соедииена с управл ющими входами коммутагора и блока маскировани , треть i pyrnui ь ыходои блока приоригетов вл етс выходлми ycriioiicTba нервьй , второй и третий 1и.1ходы коммутатора соединены с управл ющими вх()д;1ми блока изменени ассоциагивного поиска, иых1)аы кого1Х)го соединены с управл ющими входами ассоциативного заноминающего блока.