SU362292A1 - УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ КОДОВзсесоюзнАЯilAaHTHD'TEXHIISECHA БИБЛИОТЕКА - Google Patents
УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ КОДОВзсесоюзнАЯilAaHTHD'TEXHIISECHA БИБЛИОТЕКАInfo
- Publication number
- SU362292A1 SU362292A1 SU1470370A SU1470370A SU362292A1 SU 362292 A1 SU362292 A1 SU 362292A1 SU 1470370 A SU1470370 A SU 1470370A SU 1470370 A SU1470370 A SU 1470370A SU 362292 A1 SU362292 A1 SU 362292A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- codes
- output
- input
- inputs
- program
- Prior art date
Links
Landscapes
- Computer And Data Communications (AREA)
Description
Изобретение относитс к области вычислительной техники и может быть использовано дл предварительной обработки дискретной информации и св зи с цифровой вычислительной машиной. Известны устройства дл селекции кодов. Известные устройства не обладают способностью выдел ть оперативную выборочную информацию из всего информационного потока, поступающего на их входы, поэтому с помощью таких устройств невозможно уплотнить поток оперативной информации, тем самым увеличить количество одновременно обслуживаемых линий св зи. Цель изобретени состоит в том, чтобы уплотнить выборочные взаимно несинхронизированные потоки информации. Сущность изобретени заключаетс в том, что устройство дл селекции кодов содержит блоки программ, первые входы которых подключены к выходам одноименных узлов ввода кодов, а вторые входы соединены с щиной ввода программ, выход каждого блока программ через блок фазировани соединен соответствующим входом блока анализа приоритета , каждый выход которого соединен со входом одноименного узла считывани кодов. На чертеже представлена схема устройства дл селекции кодов. с Она содержит блок анализа приоритета Л в состав которого входит генератор импульсов 2, триггеры 3, 4, ..., п и схемы совпадени 5; блок фазировани 6, включающий чейки пам ти 7, формирователь импульсов 8 и схемы совпадени 9; блоки программ 10, узлы // ввода кодов, узлы 12 считывани кодов, выходной блок 13, шину 14 ввода программ, входы 15 и 16 и выход 17 устройства. Блок программ 10 состоит из св занных между собой запоминающего устройства и устройства сравнени кодов. Запоминающее устройство подключено к одному из входов устройства сравнени кодов. К другому входу этого устройства сравнени кодов подключен выход узла 11. Выход схемы сравнени (он же выход блока программ) св зан с чейкой пам ти 7. В запоминающем устройстве блока программ хран тс коды чисел, необходимые дл выборки, и программа выборки этих кодов . Узел // представл ет собой запоминающее устройство, где могуг быть записаны числовые коды и признаки данной линии. Выходы узлов 12 подключены к выходу 17 через выходной блок 13. В этом блоке одноименные разр ды числовых кодов от всех узлов 12 объединены и выведены на общую шину. Устройство дл селекции кодов работает следующим образом.
В исходном состо нии сигнал на входах 15 и 16 отсутствует. В блоки программ 10 по шине 14 введена некотора программа выборки кодов. Триггеры 3, 4, ..., п запреш,ают сигналы на выходах схем совпадени 5. Ячейки пам ти 7 очищены и на их входы сигналы не поступают. Тактовые импульсы от генератора импульсов 2 динамического воздействи на элементы схемы не оказывают. На выходе 17 сигналы отсутствуют.
При работе устройства на входы 15 и 16 поступают коды чисел из несинхронизированных между собой линий св зи. Эти коды фиксируютс в узлах 11. Затем дл каждой линии св зи в отдельности происходит сравнение кодов чисел, наход щихс в узлах 11, и кодов чисел, заданных в блоке программ 10. При совпадении кодов, устройство сравнени блока iHipoirpaiMM вырабатывает сигнал paiBOHCTBa кодов. Этот сигнал поступает на вход чейки пам ти 7 и там запоминаетс .
Очередной тактовый импульс от генератора импульсов 2 своим передним фронтом, который выделен формирователем импульсов 8, переводит информацию, записанную во всех чейках пам ти 7, через схемы совпадени 9 в триггеры 3, 4, ..., п,-1 . Перевод информации из чеек пам ти в триггерыпараллельным кодом означает прив зку по времени сигналов равенства кодов ,фазе тактрвьгхим.п льсов генератора. Опросньши импульсами дл всех чеек пам ти 7 вл етс каждый тактовый импульс генератора . Параллельное фазирование сигналов равенства кодов устран ет зависимость периода поступлени кодов на входы устройства от периода тактовых импульсов.
Код, записанный в триггерах 3, 4, ..., п, анализируетс схемами совпадени 5 на предмет присвоени приоритета по важности обслуживаемой линии и по времени поступлени кодов на входы устройства. Пусть, например, сигналы равенства кодов поступают одновременно на триггер 3 и триггер п. В этом случае триггеры 3 и переключатс в состо ние, отличное от исходного. Схема совпадени 5, подключенна к левому плечу триггера 3, подготавливаетс , а схемы совпадени , подключенные к правому плечу триггера 3, закрыты , поэтому тактовый импульс, переключающий триггеры 3 и п, проходит только через одну схему совпадени 5, в частности схему, подключенную к левому плечу триггера 5, с выхода которой импульс поступает на вход узла 12 и тем самым пропускает информацию из узла ill в выходной блок 13. Задний фронт этого же тактового импульса устанавливает триггер 5 в исходное состо ние и очищает чейку пам ти 7. Схема совпадени , подключенна в левое плечо триггера 3, переходит в исходное состо ние, а схема совпадени , подключенна в левое плечо триггера п,
подготавливаетс к работе.
Очередной второй тактовый импульс проходит через схему совпадени 5, подключенную к левому плечу триггера . Остальные схемы наход тс в исходном состо нии и не пропуекают тактовые импульсы. На выходе 17 по вл ютс сигналы кода выбранного числа, относ щегос к п-му входу 16. Элементы схемы, относ щиес к п-му входу, задним фронтом второго тактового импульса привод тс в
исходное состо ние. Если в момент поступлени ;второг,о TaiKTOtBoro ,ИМ1пулыса 1в:ключаетс триггер 4, то подготавливаетс к работе схема совпадени , подключенна к левому плечу этого триггера, а все другие схемы совпадени
5 выключены.
Третий тактовый импульс обслуживает коды , поступающие по входу 16, однако этот вход не обслуживаетс , если с приходом третьего тактового импульса включаетс хот
бы один из триггеров с меньщим номером.
Таким образом, коды, поступающие через входы с меньщим пор дковым номером, передаютс на выход 17 в первую очередь и, следовательно , имеют приоритет перед кодами,
поступивщими через входы с больщим пор дковым номером.
Предмет изобретени
Устройство дл селекции кодов, содержащее узлы ввода кодов, узлы считывани кодов , блок фазировани , блок анализа приоритета и выходной блок, отличающеес тем, что, с целью уплотнени выборочных взаимно несинхронизированных потоков информации, оно содержит блоки программ, первые входы которых одключены к IBыходам одноим иных узлов ввода кодов, а вторые входы соединены с щиной ввода программ, выход каждого блока программ через блок фазировани соединен с соответствующим входом блока анализа приоритета, каждый выход которого соединен со входом одноименного узла считывани кодов.
А/5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1470370A SU362292A1 (ru) | 1970-07-24 | 1970-07-24 | УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ КОДОВзсесоюзнАЯilAaHTHD'TEXHIISECHA БИБЛИОТЕКА |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1470370A SU362292A1 (ru) | 1970-07-24 | 1970-07-24 | УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ КОДОВзсесоюзнАЯilAaHTHD'TEXHIISECHA БИБЛИОТЕКА |
Publications (1)
Publication Number | Publication Date |
---|---|
SU362292A1 true SU362292A1 (ru) | 1972-12-13 |
Family
ID=20456594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1470370A SU362292A1 (ru) | 1970-07-24 | 1970-07-24 | УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ КОДОВзсесоюзнАЯilAaHTHD'TEXHIISECHA БИБЛИОТЕКА |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU362292A1 (ru) |
-
1970
- 1970-07-24 SU SU1470370A patent/SU362292A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1071692A (en) | Digital signal processing system | |
SU362292A1 (ru) | УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ КОДОВзсесоюзнАЯilAaHTHD'TEXHIISECHA БИБЛИОТЕКА | |
SU363977A1 (ru) | ||
SU1633529A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
SU1223222A1 (ru) | Устройство дл сортировки чисел | |
SU913359A1 (ru) | Устройство для сопряжения 1 | |
SU1714612A1 (ru) | Устройство дл обмена информацией | |
SU478445A1 (ru) | Устройство дл селекции асинхронных информационных потоков | |
SU436452A1 (ru) | Селектор асинхронных сигналов | |
SU1140122A1 (ru) | Многоканальное устройство дл обслуживани запросов в вычислительной системе | |
SU1182577A1 (ru) | Запоминающее устройство | |
SU1061150A1 (ru) | Устройство дл ортогонального преобразовани цифровых сигналов по Хаару | |
SU1343422A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1046935A1 (ru) | Пересчетное устройство | |
SU1120326A1 (ru) | Микропрограммное устройство управлени | |
SU1695302A1 (ru) | Устройство дл распределени за вок по процессорам | |
SU572847A2 (ru) | Устройство запоминани и выдачи групп импульсов | |
SU1684786A1 (ru) | Резервированное устройство дл ввода информации от дискретных датчиков | |
SU1727213A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
RU1837288C (ru) | Устройство динамического приоритета | |
SU1394451A1 (ru) | Устройство дл регистрации дискретных сигналов | |
SU1302280A1 (ru) | Устройство дл обслуживани запросов | |
SU1188738A1 (ru) | Устройство дл обслуживани запросов и пам ти пр мого доступа | |
SU1536383A1 (ru) | Устройство дл обслуживани запросов | |
SU578670A1 (ru) | Приемное устройство цикловой синхронизации |