SU393742A1 - УСТРОЙСТВО дл ПРОСТРАНСТВЕННО-ВРЕМЕННОГО СЕЙСМИЧЕСКОГО АНАЛИЗА - Google Patents

Description

1

Изобретение относитс  к средствам вычислительной техники.

Уже известны устройства дл  иростра нственно-времекиого сейсмического анализа, содержащие циклический аналоговый коммутатор , информационные входы которого соединены с выходами датчиков, а выход через аналого-дифровой преобразователь подключен к ин.формационным входам буферного регистра записи, выходы которого соединены с иервой груипой входов блока оперативной нам ти, синхронизатор с нодключеииым к двум его входам соответственно местным и внешним генераторами тактовых импульсов, наиель оператора и выходной нараллельный иакаплнпаюнций сум матор.

Цель изобретени  - повышение быстродействи  устройства. Достигаетс  она, тем, что нредлагаелюе устройство содержит блок иолупосто ппой пам ти, последовательно включеиные адресиый счетчик и первый дешифратор , выходы которого соедииены с адресными входалти блока полуиосто нной иам ти, последовательно включенные второй дешифратор и реверсивный счетчик, информационные входы которого подключены к выходам блока нолуносто нной нам ти, а также цифровой циклический коммутатор с подключенным к его информашюииым входам рспистром чтени , который присоединен входами и выходами регенерации соответственно к выходам и второй группе входов блока оперативной пам ти; выходы синхронизатора подключены ко входам сложени  и вычитани  реверсивного счетчика адреса, к управл ющему входу циклического аналогового коммутатора и к управл ющим входам буферного регистра записи , адресного счетчика и цифрового циклического коммутатора, выходы которого соединены со входами выходного параллельного накапливающего сумматора; выходы второго дешифратора соединены с адресными входами блока оперативной пам ти, а вход адресного счетчика и управл ющие входы блока нолуиосто иной пам ти иодключены к соответствующим выходам панелн оператора. На чертеже приведена схема устройства. Устройство содер кит входной цнклический аналоговый коммутатор /, св занный входны , мн тен ми 2 с выходами датчиков gi, gz

gL; n-разр дный аналого-цифровой нреобразователь 3; входной-буферный nL-разр дный регистр записи 4; блок оперативной пам ти 5 объемом Tmax-fg пЬ-разр диых слов; выходной «.-разр дный регистр чтени  6, соединенный с блоком оперативной пам тн 5 цеп ми регенерации 7; /i-разр дный цифровой циклический коммутатор 8; (rt+lg2.L)-разр дный параллельный накапливающий сумматор 9, выдающий результат (в UBA, накопитель либо на пороговый дифровой индикатор) по шипам 10; блок полупосто нной пам ти // o6i;eМОМ Ilg2T,,,aa--/g-pa3p l,T, СЛОВ, СВКЗаП) l.li

с иа:пелью оператора 12, управл емый Igs/-разр дным адрссны;М счетчиком 13 через дешпфратор 14; lg2Tmox:fg-разр дный регистр - реверсиВНЫй счетчик 15 адреса блока оперативной -пам ти 5 (он же  вл етс  регистром ч«сла), дешифратор 16, синхронизатор 17, соедипеииый цепью 18 с источником в 1ешних тактируюш,их импульсов, и местный генератор TaivTOBbix имнульсов 19.

Аналоговый коммутатор / непрерывно опрашивает датчики по цеп м 2 с частотой /g-.-. Аиалого-щпфровой преобразователь 3, ci-;;:хроинзируемый синхронизатором /7 с частотой fg-Ln, преобразует аналоговый сигнал в /гL-paзp дный двоичный код, который записываетс  в rt-/.-разр дный регистр 6, заполн емый за один такт временного квантовани  входього сигнала 4Процесс функционированн  собственно схемы формировани  результата Pi(tk) разбиваетс  на три основных щнкла:

а)предварительное накопление первичного массива информаднн в блоке оперативной пам ти 5 обтземом A Tmo.T-fg «-.-разр дных слов за врем  tmn.v; цнкл выполн етс  только один раз включении устройства (он равен /V тактам днскретнзадии сигнала);

б)выборка в регистр 6 слов из -блока оперативной пам ти 5 по соответствующим адресам , фиксированным в блоке полупосто нпой пам ти 11, дешифраци  в каждом такте выборкн п-разр диых кодов внутри регистра 6 с помощью циклического коммутатора 8, управл емого синхронизатором 17 в соответствии со сдвиго,м задержек при переходе от вычислени  Pj(ti;) к Pj+i(th), п сложение окончательно выбранных кодов в схеме параллельного /г-разр дного накапливающего сумматора 9; в этом |цикле производ тс  /,-М выборок из блока оперативпо па.м ти 5 с регенерацпей ниформании и столько же параллельных сложений в сумматоре; )1осле ка/1;дых /. Сложенн |;ыдаетс  результат lj(tii);

в)сдвигова  пе) по н.ниам 7 iiL.разр дных слов блока оперативной пам ти 5 но адресам, стар.им1М на единицу; при этом слово по адресу вытллкииаетс  из блока, а 5i4ei iKa 0-ным адресом очини1етс . 11Нформацн , иакопнвнгг; с  i; этому лгоменту в регнстре 4, за текущий такт //, записызаетс  в освобод вн1уюс  цнкл требует выполнеин  ;V выборок из блока оперативной пам ти с регенерацией по нзменеииому .а «-|-1 адресу н одной записи текуи1,ей ииформацни .

В дальпейщем циклы бис иеирер Л) повтор ютс .

Аналнз циклов б и в работы устройсп а по объему операций, выполн емых в каждь; такт дискретизации 4, определ ет требозг.:; к временным характерг.стикам -блока сператизной нам ти 5, блока полупосто нноГ: // и логических схем формировани 

Pj(t,)Ice циклы благодар  обнщости логических фуикци ; выполн етс  одиимн н темп же схемам 1 управлени , с той лишь разницей, что в иервом цикле блокируетс  вход сумматора 9, и величины Pi(th) не вычисл ютс . Така  организаци  работы устройства унрощает схемы управлени  и сокран,ает объем аннаратуры .

Работа схемы тактируетс  сигналами частоты /./, задаваемой генератором тактовых мнульсов 19, либо импульсами от внещпего «CTO-iHHiia по цепн 18. Си хропизатор /7 предст .лЛзл ет собой многоразр дный счетчнк с деП11: (|)ратором, схемами унравленн  н расиределени  тактирующих нмпульсов. Он вырабатывает путем делени  основной частоты сигналы управлени  аналоговы;м ко.ммутатором

/, а 1алого-цифровы.м нреобразователем 5, а также управл ет счетчиком адреса 13, регнстром-счетчнко .м адреса 15 и циклическим коммутатором 6.

Цикл вычислени  начннаетс  со второго

такта is главных импульсов. К началу такта i-i синхронизатор 17 устанавливает на счетчике }5 нуль, и дешифратор 16 заносит содержимое О-ой  чейки блока иолупосто нной пам ти // в счетчик .13. Дешифратор 14 выбирает

слово по указанному адресу из блока оперативной пам ти 5 в регистр 6 н восстанавливает считанное слово. К моменту занесенн  слова в регнстр 6 циклический коммутатор 8 устанавливаетс  в нуль, и нмнульсом /з 0-ый

/г-разр дный код содержнмого регистра 6 считываетс  в сумматор 9 н складываетс  с его нулевым содержимым. Параллельно в такте ь пронсходнт установка (прибавлением едпни .цы к содерж1нмому счетчика 15} следующсго адреса бло;а нолупосто нной пам ти 11, а ji такте г-гВыборка нз блока, онеративной нам ти 5 второго слова. В такте /.( выбранный един1,.| код (циклический коммутатор в та:же /.; перешел в единичное состо ние)

екл;;дь ваетс  с ирсдыдущим кодом в регистре сумматора 9.

Тахнм образо:и, благодар  сов:мещеиню в одиом такте (л- выч5о|м-;и текун-iero слова из блока 5, устаиовки в счетчнке 15 следуюн1,его

адреса в блоке нолупосто ниой пам ти 11. установки текун1его состо ни  циклического ;.:()ммутатора 6 и сложенн  елова, выбранного нз блока 5 в нредыдущем такте, со словом, выбранным в TCicyHieM такте, вее выборкп пз

б.гока 5 дл  вычислени  /Vf сумм нз L слагаеМ1ЛХ происход т в течение M-L тактов, а носледисе значение Ям(//;-) но вл етс  на В1;:лолн1;;Х HuiTiax к yVf /,-)-2 та.кте.

1й: -;лическнй i oMMyTaTOp 6 ра-ботает в /.-тактном цикле, пробега  за каждый цикл псе состо н1 Я от пул  до ./-1. При этом в .;ле первого цикла коммутатор устанавливаетс  в нуль, в начале второго - в еднниIHV п т. л.

Начина  с ML+l такта устройство переходит к выполнению третьего основного цикла - сдвиговой пересылке. В это.м цикле счетчик /5 управл етс  синхронизатором 17 и работает в реверсивном режиме.

В такте IML-VI в счетчике 15 устанавливаетс  код Л старшего адреса блока оперативной пам ти 5, и содержимое соответствующей  чейки выбираетс  в регистр 6.

В этом же такте к коду счетчика 15 добавл етс  едшпща и регистраци  происходит по адресу, старшему на единицу, т. е. Л-|-1. В следующем такте нз кода счетчика /5 вычлтаетс  двойка, считывание выполн етс  по адресу N-1, восстановление происходит уже по адресу, старшему на единИ|Цу, и т. д., пока не -будут опрогнены все адреса блока оперативной пам ти. Таким о бразом, в коице .цикла информаци  блока оперативной пам ти сдвигаетс  на один адрес, а 0-а   чейка очищаетс . Далее устройство возвращаетс  ко второму циклу работы.

Предмет изобретени 

Устройство дл  пространствеино-времеиного сейамического а1на|Лиза, содержащее Ц|Иклический аналоговый коммутатор, информациоиные входы которого соединены с выходами датчиков, а выход через аналого-цифровой преобразователь подключен к и формационным входам буферного регистра записи, выходы которого соединены с первой группой входов блока оперативной пам ти, синхронизатор с подключенными к двум его входам соответственно местным и внешним генераторами тактовых нмнульсов, панель оператора н выходной параллельный накапливаюплий сумматор, отличающеес  тйм, что, с целью повышени  быстродействи , оно содержит блок полупосто нной пам ти, последовательно включенные адресный счетчнк и первый деш фратор , выходы которого соединены с адресными входами блока нолуносто нно пам TiH , последовательно включенз1ые второй дешифратор н реверсивный счетчик, информационные входы которого подключены к выходам блока полуносто нной пам ти, а также цифровой циклический коммутатор с подключенным к его ииформационным входам регистром чтени , который прИСоединен входами и выходами регенерации соответственно к выходам и второй группе входов блока оперативной пам ти; выходы синхронизатора подключены ко Входам сложени  и вычитани  реверсивного счетчика адреса, к управл ющему входу циклического аналогового ком мутатора и к управл ющим входам буферного регистра записи, адресного счетчича и цифрового Циклического коммутатора, выходы которого соединены со входами выходного параллельного накапливающего сумматора; выходы второго дбШифратора соединены с адресными входами блока оперативной пам ти, а вход адресного счетчика и управл ющие входы блока полупосто пной пам ти подключеиы к соответствующим выходам панели оператора.

10