SU1046927A1

SU1046927A1 - Многоканальный цифрово-аналоговый преобразователь

Info

Publication number: SU1046927A1
Application number: SU823444756A
Authority: SU
Inventors: Иосиф Михайлович Перельман; Геннадий Иванович Худин; Юрий Александрович Ионеско; Александр Лазаревич Вулис
Original assignee: Предприятие П/Я В-8161; Всесоюзный Научно-Исследовательский Институт Электроэнергетики
Priority date: 1982-05-28
Filing date: 1982-05-28
Publication date: 1983-10-07

Description

Изобретение относитс к импульсной технике и может найти применение в многоканальных системах телеизмерени , в системах с микропроцессорами ,- а также в контрольно-измерительной аппаратуре.

Известен многоканальный цифроаналоговый преобразователь (ЦАП), содержащий устройство управлени , вентили, триггеры, ключи, интеграторы , коммутатор, схему сравнени и одноканальный преобразователь коднапр жение Cl J.

Недостатком устройства вл етс сложность конструкции, обусловленна наличием одноканального, преобразовател код-напр жение, схемы сравнени и коммутатора в цепи обратной св зи.

Известен многоканальный цифроаналоговый преобразователь, содержащий Генератор импульсов, схему сравнени два счетчика и mD-триггеров, выход каждого из которых соединен через преобразователь длительности импульса в аналоговый сигнал с соответствующей выходной шиной устройства 12

Недостатком данного устройства вл етс большой объем оборудо.вани величина которого быстро увеличиваетс при увеличении количества каналов .

Цель изобретени - упрощение устройства .

Поставленна цель достигаетс тем, что в многоканальный цифроаналоговый преобразователь, содержащий генератор импульсов, два счетчика и га D-триггеров, выход каждого из которых соединен через преобразователь длительности импульсов -в аналоговый сигнал с соответствующей выходной потной устройства, введены дешифратор, блок синхронизации, первый вход которого подключен к шине СИГНАЛ ЗАПИСИ, блок коммутации, сумматор и блок пам ти, первый вход которого соединен с шиной входного кода, второй вход - с выходом блока синхронизации, третий вход с выходом блока коммутации, а выход - с первым входом сумматора, выход которого подключен к информационным входам D-триггеров, синхро низирующие входы которых соединены с соответствующими выходами дешифратора , вход которого подключен к первому входу блока коммутации и первому выходу первого счетчика, второй выход которого через второй счетчик соединен с вторым входом сумматора, вход - с выходом генератора импульсов, втор лм входом блока синхронизации и вторым входом блока коммутации, третий вход которого соединен с ршной кода адреса кангша.

На чертеже приведена функциональна схема устройства.

Устройство содержит m выходных индивидуальных каналов 1 и групповую часть 2.

В каждом индивидуальном канале содержитс D-триггер 3, преобразователь 4 длительности импульса в аналоговый сигнал (ПДА),, выход которого соединен с соответствующей выходной шиной.

Группова часть 2 многоканального ЦАП состоит из генератора импульсов (ГИ) 5, блока 6 синхро-низации, первого счетчика 7, дешифратора 8, блока 9 коммутации, блока 10 пам ти (БП), второго счетчика 11, сумматора 12. .

Разр дность второго (опорного) счетчика 11 и сумматора 12 соответсвует разр дности входного кода, а разр дность первого счетчика 7 (каналов ) соответствует числу каналов

Устройство работает следующим образом .

I Входной цифровой код записываетс непосредственно в блок 10 пам ти адресаци которого осуществл етс посредством блока 9 с источника информации , от которого поступают адрес канала, входной код параметра и сигнал записл. Сигнал разрешени записи в блок 10 синхронизируетс блком б с началом одного из пол тактов тактовой частоты генератора 5 и ограничиваетс по времени длительностью полутакта и, таким образом, запись информации не зависит от режима считывани информации из блокаЮ .

Генератор 5 тактовой частоты управл ет одновременно блоком 9 адресации БП и счетчиком 7 каналов, с выходов которого параллельные коды номеров каналов поступают на блок 9 коммутации адреса блока пам ти и дешифратор 8.

При считывании информации адресаци блока10 осуществл етс через блок 9 от счетчика 7 каналов.

Генератор 5 разрешает прохождение кода адреса на вход блока 10 на том же полутакте, когда разрешаетс передача через блок б сигнала записи, а на противоположном полутакте на вход блока 10 через блок 9 коммутации адреса поступает адрес считывани кода очередного параметра от счетчика 7.

Таким образом, на вход сумматора 12 во врем полутакта считывани из блока 10 последовательно поступают кодовые значени всех параметров .

Импульс переполнени счетчика 7 каналов поступает на вход опорного счетчика 11, вследствие чего импуль на движение опорного счетчика 11 поступает один раз за полный цикл счетчика 7 каналов. Таким образом, кодовые значени всех параметров, поступаюиие из блока .10 насумматор 12, последовательно сравниваютс с каждым кодовым числом, поступающим в параллельном коде в сумматор 12 с выхода опорного счетчика 11. Сигнал на выходе переноса суммато ра 12 дл каждого параметра по вл етс в том случае, когда сумма кодового числа, поступающего из блока 10, и числа на выходе опорного счетчика 11 оказываетс равной максималь ному значению кодового слова и сохра н етс до перехода опорного счетчика 11 в исходное нулевое состо ние. Сигнал переноса с выхода сумм Тора 12 подаетс параллельно на входы триггера 3 индивидуальных каналов 1. К входам С-трйггерюв 3 подключены , соответственно, выходы де- шифратора 8 номера канала. При этом триггер 3 соответствующего канаЛа дважды опрокидываетс за один цикл счета опорного счетчика 11. На выходе триггера 3 таким рБразомсформируетс импульс, длительность которого пропорциональна цифровому коду данного канала, последовательность широтно-модулированных импульсов с выхода триггера 3 посредством преобразовател 4 преобразуетс в выходной аналоговый сигнал. Предлагаемое устройство позвол ет существенно упростить индивидуальные схемы каналов, из которых исключаютс индивидуальные счетчики (динамическа пам ть) и логические схемы управлени счетчика1«и. Динамическа пам ть (индивидуальна ) замен етс статической пам тью БП, запись информации в которую осуществл етс с высоким быстродействием независимо от режима считывани информации из БП (прозрачна запись). При использовании предлагаемой схемы ЩШ обеспечиваетс экономический эффект благодар сокращению затрат на изготовление узлов индивидуальных каналов и на приобретение ИМС, устанавливаемых в узлах.

Claims

МНОГОКАНАЛЬНЫЙ ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор импульсов, два счетчика и ш D-триггеров, выход каждого из которых соединен через преобразователь длительности импульса в аналоговый сигнал с соответствующей выходной шиной устройства, отличающийся тем, что, с целью его упрощения, в него введены дешифратор, блок синхронизации, первый вход которого подключен к шине СИГНАЛ ЗАПИСИ, блок коммутации, сумматор и блок памяти, первый вход которого соединен с шиной входного кода_х. второй вход - с выходом блока синхронизации, третий вход - с выходом блока коммутации, а выход - с первым входом сумматора, выход которого подключен к информационным входам D-триггеров, синхронизирующие входы которых соединены с соответствующими выходами дешифратора, вход которого подключен к первому входу блока коммутации и первому выходу первого счетчика, второй выход которого через второй счетчик соединен с вторым входом сумматора, вход - с выходом генератора импульсов, вторым входом блока синхронизации и вторым входом блока коммутации, третий вход которого соединен с шиной кода адреса канала.

К . . ' ,

Ков евро со

ИагКмо оопис·/

·. .SU . ,1046927