SU1305822A1

SU1305822A1 - Умножитель частоты

Info

Publication number: SU1305822A1
Application number: SU853877929A
Authority: SU
Inventors: Владимир Николаевич Попов
Original assignee: Пензенский Политехнический Институт
Priority date: 1985-04-01
Filing date: 1985-04-01
Publication date: 1987-04-23

Abstract

Изобретение относитс к радиотехнике . Цель изобретени - повышение точности умножени частоты.Умножитель содержит формирователь 1 импульсов, опорный г-р 2,. делитель 3частоты, цифровой преобразователь 4частоты, счетчик 5, два регистра 6 и 7 пам ти, сумматор 8, два вычитающих счетчика 9 и 10, триггер 11,блок вычитани импульсов 12 и эл-т задержки 13. Цель достигаетс за счет осуществлени коррекции статической погрешности путем введени сумматора 8, выполн ющего операцию суммировани двоичных кодов с выходов счетчиков 5и 9. 1 ил. i сл 00 сл оо ГС го ,

Description

Изобретение относитс к радиотехнике и св зи и может быть использовано в измерительной технике.

Целью изобретени вл етс повышение точности умножени частоты.

На чертеже представлена структурна электрическа схема умножител частоты.

Умноз итель содержит формирователь 1 импульсов, опорный генератор 2, делитель 3 частоты, цифровой преобразователь 4 частоты, счетчик 5, первый и второй регистры 6 и 7 пам ти,сумматор 8, первый и второй вычитающие счетчики 9 и 10, триггер 11, блок 12 вычитани импульсов и элемент 13 задержки .

Умножитель частоты работает следующим образом.

25

30

Входной сигнал в виде периодической последовательности импульсов (Ту - период следовани импульсов) поступает на вход формировател 1. По фронту входного сигнала на первом выходе формировател 1 вырабатываетс короткий импульс, после окончани которого короткий импульс вырабатываетс на втором выходе формировател 1. По импульсу с первого вы- хода формировател 1 производитс запись информации в цифровой преобразователь 4 частоты (с разр дных выходов делител 3) и запись информации в первьш регистр 6 (с разр дных выходов счетчика 5), одновременно в сумматоре 8 выполн етс операци суммировани двоичных кодов с выходов счетчика 5 и первого вычитающего счет- чика 9. По импульсу с второго выхода 0 формировател 1 информаци с разр дных выходов сумматора 8 записываетс во второй регистр 7, по информации с разр дных выходов первого регистра 6

ром 11. Скорректированный код Nx запоминаетс во втором регистрй 7

и

поступает на входы второго вычитающего счетчика 10.. Импульс с выход4 второго вычитающего счетчика 10 (через элемент 13 задержки) поступает/на вход начальной установки второго вычитающего счетчика 10 и осуществл ет запись двоичного кода с выходов второго регистра 7 во второй вычитающий счетчик 10, период следовани импульсов на выходе которого равен

вых

т

-L г

N

;;

35 при N. N

i

v;

БЫХ

liМ

т.е. f

вых

f.

М.

Если в конце периода входного сигнала на разр дных выходах делител 3 установлен двоичный код числа М, то среднее значение периода следовани импульсов должно бытьбольше производитс начальна установка пер- je „. . „ ,„, ,.

п « T.N... , но меньше T..(N.,, + 1).Среднее

вого вычитающего счетчика 9, а дели- ох. о у. /t- м

теЛь 3, счетчик 5 и триггер 11 устанавливаютс в ноль. Периодическа последовательность импульсов с пе л.

значение периодов выходного сигнала

Вых.с

Р

TO- NX;- (М- M)To(N y; + 1)M М

50

риодом следовани Т с выхода опорного генератора 2 поступает на первый вход блока 12, на второй вход которого поступают импульсы с выхода цифрового преобразовател 4 частоты.

С выхода блока 12 импульсы поступают ческой последовательности импульсов на счетный вход второго вычитающего счетчика 10. В течение интервала

Если коэффициент умножени М 6 и UM 8, то каждый восьмой период следовани импульсов увеличиваетс на Тд путем преобразовани периодивыходного сигнала (с помощью цифров го преобразовател 4 частоты) в посл довательность из восьми импульсов ( интервале )., которые поступают н

времени Т.,. импульсна последовательность с периодом Tj TQ- М поступает

на счетные входы счетчика 5 и первого вычитающего счетчика 9, К моменту окончани периода Т на разр дньк выходах счетчика 5 значение двоичного кода равно N, Т. М, а на разр дных выходах первого вычитающего счетчика 9 - U.N Nv - N. ,

« ,-, А, J

ЧТО соответствует изменению длительности периода вьпсодного сигнала. В случае линейного плавного изменени периода выходного сигнала учет дЫ; позвол ет экстраполировать текущее значение периода.

15

N

х;

NX.IU N

Операци суммировани реализуетс сумматором 8, Знак результата операции NX,, - N . фиксируемс тригге1 1 Л J j

и

т

-L г

N

;;

0

35 при N. N

i

v;

БЫХ

liМ

т.е. f

вых

f.

М.

Если в конце периода входного сигнала на разр дных выходах делител 3 установлен двоичный код числа М, то среднее значение периода слеT .N... , но меньше T..(N.,, + 1).Средне

ох. о у. /t- м

л.

значение периодов выходного сигнала

Вых.с

Р

TO- NX;- (М- M)To(N y; + 1)M М

50

ческой последовательности импульсов

Если коэффициент умножени М 64 и UM 8, то каждый восьмой период следовани импульсов увеличиваетс на Тд путем преобразовани периодической последовательности импульсов

выходного сигнала (с помощью цифрового преобразовател 4 частоты) в последовательность из восьми импульсов (на интервале )., которые поступают на

второй вход блока 12 и вычитают из периодической последовательности импульсов опорного генератора 2 каждый восьмой импульс. Таким образом осуществл етс коррекци статической погрешности.

Claims

Формула изобретени

Умножитель частоты, содержащий последовательно соединенные опорный генератор, делитель частоты и цифровой преобразователь частоты, последовательно соединенные счетчик,первый регистр пам ти и первый вычитающий счетчик, последовательно соединенные второй регистр пам ти и второй вычитающий счетчик, формирователь импульсов, триггер, блок вычитани импульсов и элемент задержки,о т- личающийс тем, что, с ;целью повышени точности умножени частоты, в него введен сумматор,входы первой группы входов которого соединены с соответствующими разр дными выходами счетчика, а входы второй группы входов сумматора соединены с соответствзтощими разр дными выходами первого вычитающего счетчика, выходы сумматора соединены с соответствующими информационными входами второго 30 вычитающего счетчика, выход которого регистра пам ти, вход управлени сум- вл етс выходом умножител частоты.

Редактор О. Юрковецка Заказ 1463/53

Составитель Ю. Максимов

Техред А.Кравчук Корректор А.Зимокосов

Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,4

матора, вход управлени цифрового преобразовател частоты и вход записи первого регистра пам ти объединены и соединены с первым выходом формировател импульсов, второй выход которого соединен с установочными входами делител частоты и счетчика, с первым установочным входом триггера, с входом начальной установки первого

(Вычитающего счетчика и с входом записи второго.регистра пам ти, знаковый вход сумматора соединен с выходом триггера, второй установочный вход которого соединен с выходом первого вычитающего счетчика, счетный вход которого объединен со счетным входом счетчика и соединен с выходом делител частоты, счетный вход второго вычитающего счетчика соединен с

выходом блока вычитани импульсов, первый вход которого соединен с выходом опорного генератора, а второй вход блока вычитани импульсов соединен с выходом цифрового преобразовател частоты, счетный вход которого соединен с выходом второго вычитающего счетчика и входом элемента задержки , выход которого соединен с входом начальной установки второго