SU1305865A1 - Преобразователь код-временной интервал - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах преобразовани  и кодировани  информации . Цель изобретени  - повышение точности в режиме формировани  непГЗ (С (Л со о ел 00 Oi ел

Description

рерывной последовательности импульсов . Преобразователь содержит элементы И 7 11, 12, элемент ИЛИ 20, RS-триггер I, D-триггер 6, счетчик 8 импульсов, регистры 2, 15, сутчма- тор 10, блок 9 сравнени  кодов,, формирователь 14 импульсов, блок 17 коррекции . Преобразователь начинает работу по сигналу на шине 3 запуска, по которому начинаетс  подсчет импульсов в счетчике 8, При совпадении кодов в счетчике Вив суммато зе 10 на выходе U-триггера 6 формируютс 

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах преобразовани  и кодировани  информации а также в качестве узла цифровых функпиональных преобразователей, например синусоидальных.

Целью изобретени   вл етс  повышение точности в режиме формировани  неггрерывной последовательности им- пульсов,

На фиг.1 приведена структурна  схема преобразовател  код - времен- ной интервал; на фиг,2 - временна  диаграмма,

Устройство содержит RS-триггер ), регистр 2, шину 3 запуска, первые шины 4 входного кода, шину 5 тактовых импульсов, D-триггер 6, элемент И 7 счетчик В импульсов, блок 9 ср 9вне- ни  кодов, сумматор 10, группу элементов И 11, элемент И 12, выходную шину 13, формирователь 14 импульсов, регистр 15, вторые шины 16 входного кода, блок 17 коррекпии, первые 18 и вторые 19 шины кода числа периодов, элемент 1-ШИ 20 и шину 21 сброса.

Б состав формировател  14 вход т счетчик 22 импульсов, счетный триггер 23, элементы И 24 и 25.

В состав блока 17 коррекции: вход т регистры 26 и 27, сумматоры 28 и 29, блоки 30 и 31 срав 1ени  кодов, счетчик 32 периодов, элементы И 33 и 34, счетный триггер 35, элемент И 36 и дешифратор 37.

Сигналом сброса по шине 21 преобразовател  обнул ютс  триггеры 1, 6

импульс., KOTopi-u упранл юг работой: формировател  14, который г ыдает импульс текущего периода на вход блока 17, а сигнал разрешени  суммировани  на входы элементов И 11, 12. Блок 17 коррекпии принимает решение на увеличение кола на выходе сумматора 10 на единицу, согласно заданному алгоритму, что приводит к увеличению длительности текущего периода на один такт и компенсирует накапливающуюс  ошибку дискретности, 2 3.п, ф-лы, 2 ил.

и 23 и счетчики 22 и 8 импульсов при этом в счетчик 8 импульсов записываетс  число два в двоичном коде. Прохождение тактовь х импульсов с шины 5 на тактовый вход счетчика В блокировано низким потенциалом с выхода триггера 1, а на выходе 13 преобразовател  присутствует низкий потен- пиал.

До поступлени  импульса запуска по шине 3 на входные информационные шины 4, 16„ 18 и 19 преобразовател  подаютс  от внешнего устройства кодировани  коды преобразовани . На шины 4 входного кода подаетс  код длительности целой части периода (Тц), на входные шины 16 дополнительного кода - код длительности остатка периода (TOC ) , таким образом, код длительности периода Т равн етс 

Т КТ + i ocT . где К - целое число.

Пусть, например, К 6. Тогда регистр 15 должен быть трехразр дным. В состав группы элементов И 11 должны входить три элемента И. Счетчик 22 должен быть построен по схеме счетчика по модулю три.

На входные шины 18 и 19 кода числа периодов подаютс  соответственно код п числа периодов длительностью At -Т и код П2 числа периодов длительностью 4С(Тн-1), где ЛС - длительность периода следовани  тактовых импульсов. Общее число периодов преобразовани  равно п п, + п .

В произвольный момент времени приходит сигнал запуска по шине 3,

при этом информаци  с входных тин 4, 16, 18 и 19 записываетс  в соответствующие регистры 2, 15, 26 и 27, счетчик 32 периодов и счетный триггер 35 обнул ютс , а на выходе RS- триггера 1 устанавливаетс  высокий потенциал, который снимает запрет на прохождение тактовых импульсов на тактовьп вход счетчика 8 импульсов, который начинает считать тактовые импульсы.

. В момент равенства текущего кода счетчика 8 импульсов и кода сумматора 10, на выходе которого присутствует код Тц(втора  группа кодов и вход сумматора 10 блокированы низким потенциалом с выхода формировател  14), на выходе блока 9 сравнени  по вл етс  высокий потенциал, который поступает на информационньм вход D- триггера 6, выполн ющего функцию защиты от помех. Задержка заднего фронта импульса на выходе В-триггера 6

Решение на увеличение длительности периода принимает блок 17 коррекотносительно момента сравнени  кодов

счетчика 8 импульсов и сумматора 10- 25 ции, который работает следующим обравна двум периодам тактовой частоты, разом.

но так как в исходном состо нии в В регистрах 26 и 27 хранитс  код

счетчик 8 импульсов записано число числа периодов П, и П соответствендва , то временной интервал между но. Первое условие алгоритма реализуфронтами импульсов на выходе D-триг-зо етс  с помощью дешифратора 37. Втогера 6 соответствует коду Гц . Импульсы с выхода D-триггера 6 поступают на первый вход формировател  14, временна  диаграмма работы которого приведена на фиг.2, где а - импульсы на выходе D-триггера 6; S- импульсы на выходе счетного триггера 23; б - импульсы на выходе счетчика 22 по модулю три; 1- импульсы на первом вы35

рое и третье услови  реализуютс  с помощью сумматоров 28 и 29, счетчика 32 периодов, счетного триггера 35, блоков 30 и 31 сравнени  кодов, элементов И 33, 34 и 36. На сумматорах 28 и 29 производитс  умножение кодов П и п на два. Счетчик 32 периодов

выполн ет номер текугцего периода. Счетный триггер 35 определ ет чет- ходе формировател  14; $- импульсы 40 ность текущего периода. На блоках . на втором выходе формировател  14. 30 и 31 сравнени  производитс  сравнение номера текущего периода с коИмпульс с выхода D-триггера 6 через элемент ИЛИ 20 обнуд ет счетчик В импульсов (с записью кода два) и счетчик 8 начинает формировать новый интор ;ал времени, соответствуюдом удвоенного числа периодов п, и

П, согласно первым част м второго 45 и третьего условий. Логическое умножение правых и левых частей второго щий коду Тц . Работа схемы повтор етс  и третьего условий производитс  на без изменений, пока при формировании первом и втором элементах И 33 и 34 щестого интервала времени на перво) соответственно, выходы которых и вы- выходе формировател  14, а следова- 50 Д дещифратора 37 объединены по ИЛИ тельно, и на выходной шине 13 не по- на третьем элементе И 36, Таким образом , информаци  на выходе блока 17 коррекции измен етс  по заднему фронту импульса с второго выхода форми- 55 ровател  14 (фиг.2). Нри изменении алгоритма чередовани  периодов длительностью (31 Т ДЬ (Т + 1) возможны изменени  в структуре блока 17 коррекции, но при этом функции

 витс  высокий потенциал (фиг.2) и не разблокирует поступлени  информации на вторую группу входов и вход заема сумматора 10.

К моменту поступлени  на второй вход первого элемента И 12 высокого потенциала с выхода формировател  14, на его первый вход уже подана ин

формаци , характеризующа  увеличение длительности периода на один такт (4t). При увеличении длительности текущего перргода на один такт на первом входе первого элемента И 12 присутствует высокий потенциал. Чередование периодов с длительност ми (jt-Т ид1(Т+1) на выходе преобразовател  определ етс  алгоритмом

t . Т,если 1 ) П2 О

At

2)(2п,7П) А (п 2К+1)

3)(2пг.с п) Л(п 2К) (Т+1) - в противном случае;

где Т - длительность текущего периода;

номер текущего периода; К - натуральный р д чисел (К

0,1,2,...).

Решение на увеличение длительности периода принимает блок 17 коррек

рое и третье услови  реализуютс  с помощью сумматоров 28 и 29, счетчика 32 периодов, счетного триггера 35, блоков 30 и 31 сравнени  кодов, элементов И 33, 34 и 36. На сумматорах 28 и 29 производитс  умножение кодов П и п на два. Счетчик 32 периодов

дом удвоенного числа периодов п, и

блока и его св зи с другими элемек- тами остаютс  неизменны.

Таким образом, при формировании шестого интервала момент сравнени  текущего кода счетчика 8 импульсов и кода сумматора 10 определ етс  кодом Тц + TQ + (1), где наличие или отсутствие последнего члена определ етс  алгоритмом чередовани  периодов. Затем по заднему фронту импульса сравнени  с выхода В-триг - гера 6 на выходе преобразовател  устанавливаетс  низкий потенциал (фиг,2 ), что соответствует окончанию формировани  очередного периода согласно входному коду. После окончани  импульса на выходе преобразовател  автоматически начинаетс  формирование последующих периодов.

Работа преобразовател  завершаетс  после формировани  последнего п-го периода. Дл  нового запуска преобразовател  необходимо на шины 4, 6, 18 и 19 подать новые информационные коды, подать сигнал сброса по шине 21, а затем сигнал запуска по шине 3.

Технико-экономический эффект от использовани  изобретени  заключаетс  в повышении точности преобразовани  в режиме формировани  непрерывной последовательности импульсов путем компенсации накапливающейс  ошибки дискретности, что позвол ет довести абсолютную погрешность преобразовани  до половины периода тактовых импульсов на любом отрезке времени .

ормула изобретени  40

,

Claims (3)

1 . преобразователь код - временной интервал, содержащий первый и второй элемент И, счетчик импульсов, счетный вход которого подключен к выходу первого элемента И, а выходы соединены с соответствующими первыми входами блока сравнени  кодов, первый регистр, информационные входы которого  вл ютс  соответствующими первыми шинами входного кода, а вход разрешени  записи объединен с S- входом RS-триггера и  вл етс  шиной запуска, и D-триггер, С-вход которого объединен с первым входом первого элемента И и  вл етс  шиной тактовых импульсов, а D-вход соединен с выходом блока сравнени  кодов, о т личающийс  тем, что, с

ш

15

40

20

25

058656

целью повышени  точности в режиме формировани  непрерывной последовательности импульсов, в него введены элемент ИЛИ, второй регистр,группа , элементов И, блок коррекции, формирователь импульсов и сумматор, выходы которого соответственно подключены к вторым входам блока сравнени  кодов , первые и вторые информационные входы - к соответствующим выходам первого регистра и выходам группы элементов И, а вход заема - к выходу второго элемента И,, первый вход которого объединен с первыми входами группы элементов И,, подключен к первому выходу формировател  импульсов и  вл етс  выходной шиной, а второй вхо,1, второго элемента И соединен с выходом блока коррекции, первые и вторые входы которого  вл ютс  соответствующими первыми и вторыми шинами кода числа периодов, третий вход объединен с входом разрешени  записи второго регистра и  вл етс  шиной запуска , а четвертый вход подключен к второму выходу формировател  импульсов , первый вход которого объединен с первым входом элемента ИЛИ и подключен к выходу D-триггера, а второй вход объединен с R -входами D-триггера и RS-триггера, вторым входом элемента ИЛИ и  вл етс  шиной сброса, при этом второй вход первого элемента И соединен с выходом RS-триггера, выход элемента ИЛИ - с входом установки счетчика импульсов, а вторые входы группы элементов И соединены с соответствуюр(ими выходами второго регистра , информационные входы которого  вл ютс  соответствующими вторыми шинами входного кода.

2. Преобразователь по п.1, отличающийс  тем, что формирователь импульсов выполнен на первом и втором элементах И, счетном триггере и счетчике импульсов, счетный вход и вход сброса которого соответственно соединены со счетным входом и входом сброса счетного триггера и  вл ютс  соответственно первым и вторым входами формировател  импульсов , первым выходом которого  вл етс  выходт; первого элемента И, первый вход которого объединен с первым входом второго элемента И и подключен к выходу счетчика импульсов, а второй вход соединен с пр мым выходом счетного триггера, инверсный выход которого соединен с вторым вхо30

35

45

50

55

дом irroiKU f) 1.мем(мгга И, котпро- 141 5П Л етс  liTopMM пыходг)м (Ьормнрова- тел  импульс .оп .

3. Преобразователь по п.1, о т- ли чающийс  тем, что блок коррекции выполнен на первом и втором сумматорах, счетчике периодов, счетном триггере, первом и втором блоках сравнени  кодов, дешифраторе, первом, втором и третьем элементах И и первом и втором регистрах, информационные входы которых  вл ютс  соответствующими первыми и вторыми вхо дами блока коррекции, входы разреше ни  записи объединены с входами сброса счетчика периодов и счетного триг гера и  вл ютс  третьим входом блока коррекции, выходом которого  вл етс  выход третьего элемента И, входы которого соответственно соединены с выходами цервого и второго элементов И и выходом дешифратора, входы которого соответственно объединены с первыми и вторыми входами второго сумматора и подключены к соответст-

вующим выходам второго регистра, Hjni этом первые и вторые входы первогчт сумматора соответственно объединены и подключены к соответствующим выхо- г дам первого регистра, а выходы первого сумматора соответственно соединены с первыми входами первого блока сравнени  кодов, выход которого соединен с первьп- входом первого злеменfO та И, а вторые входы соответственно объединены с первыми входами второго блока сравнени  кодов и подключены к соответствующим выходам счетчика периодов , счетный вход которого объе- 15 динен со счетным входом счетного триггера и  вл етс  четвертым входом блока коррекции, причем выходы второго сумматора соединены с соответствующими вторыми входами второго блока

20 сравнени  кодов, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с инверсным выходом счетного триггера, пр мой выход которого сое25 динен с вторым входом первого элемента И.

а

ПП Г1ПчПППП ПП П

.

н

Составитель В. Войтов Редактор И. Николайчук Техред В.Кадар Корректор м, Демчик

Заказ 1466/56Тираж 902Подписное

ВНИИ1ТИ Государственного комитета СССР

по делам изобретений и открытий 1)3035, Москва, Ж-35, Раушска  наб., д.А/5

.Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4

Фиг.2