SU1305677A1 - Множительно-делительное устройство - Google Patents
Множительно-делительное устройство Download PDFInfo
- Publication number
- SU1305677A1 SU1305677A1 SU853995844A SU3995844A SU1305677A1 SU 1305677 A1 SU1305677 A1 SU 1305677A1 SU 853995844 A SU853995844 A SU 853995844A SU 3995844 A SU3995844 A SU 3995844A SU 1305677 A1 SU1305677 A1 SU 1305677A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control unit
- installation
- trigger
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение касаетс вычислительной техники и может быть использовано при построении устройств, обрабатывающих операнды, представленные в широтно-импульсной, частотной и кодовой формах. Цель изобретени - увеличение быстродействи . Предлага- емое устройство содержит реверсивный счетчик 1., два элемента И 2, 3, два умножител 4, 5 частоты на код, шину 6 кода масштаба, вход 7 первой опорной частоты, первый информационный вход 8, вход 9 второй опорной частоты, последовательный выход 10, параллельньй выход 11, второй информационный вход 12, регистр 13 последовательного приближени , блок 14 управлени и установочный вход 15 с соответствующими св з ми. Блок 14 управлени содержит три триггера, элемент задержки, два элемента ИЛИ, два формировател импульсов, элемент И и элемент НЕ с соответствующими св з ми . Устройство осуществл ет деление двух ШИМ-сигналов пропорционально коду масштаба путем их автоматической компенсации с помощью метода последовательного приближени при усреднении формируемых импульсных потоков. 2 ил. а @ (/ С
Description
тельной технике и может быть исполь- выходом сброса блока 14 управлени , зовано при построении устройств, об- установочный вход 15 устройства сое- рабатывающих операнды, представленные динен с установочным входом блока 14 в широтно-импульсной, частотной и ко- 5 управлени , выход управлени информа- довой формах.цией которого соединен с информаци-
Цель изобретени - увеличение быстродействи .
На фиг.1 представлена функциональна cxfeMa множительно-делительного fO устройства; на фиг.2 - функциональонным входом регистра 13 последовательного приближени , вход синхронизации которого соединен с выходом синхронизации блока 14 управлени , выход управл ющего сигнала блока 14 управлени - с управл ющим входом регистра 13 последовательного приближени .
на схема блока управлени .
15
онным входом регистра 13 последовательного приближени , вход синхронизации которого соединен с выходом синхронизации блока 14 управлени , выход управл ющего сигнала блока 14 управлени - с управл ющим входом регистра 13 последовательного приближени .
30
первым входом элемента И 24 и выходом сигнала сброса блока 14 управлени , установочный вход которого соединен с первыми входами первого и второго элементов ИЛИ 20 и 2Т и с входом элемента 19 задержки, выход которого соединен с входом установки в 1 первого триггера 16, вход установки
Множительно-делительное устройство содержит реверсивный счетчик 1,
первый и второй элементы И 2 и 3,пер- Блок 14 управлени содержит первый и второй умножители 4 и 5 частоты, вый, второй и третий триггеры 16-18, на код, шина 6 кода масштаба, вход 7 .элемент 19 задержки, первый и второй первой опорной частоты, первый ин- элементы ИЛИ 20 и 21, первый и второй формационный вход 8, вход 9 второй 20 формирователи 22 и 23 импульсов, эле- опорной частоты, последовательный вы- ;мент И 24 и элемент НЕ 25, выход ко- ход 10, параллельный выход 11, .второй торого соединен с входом синхрониза- информационный вход 12, регистр 13 ции третьего триггера 18, вход эле- последовательного приближени , блок мента НЕ 25 соединен с выходом второ- 14 управлени и установочный вход 15,25 го формировател 23 импульсов, входом причем разр ды шины 6 кода масштаба установки в 1 второго триггера 17, соединены соответственно с установочными входами первого умножител 4 частоты на код, информационный вход которого соединен с входом 7 первой опорной частоты, выход первого умножител 4 частоты на код соединен с первым входом первого элемента И 2, второй вход которого соединен с первым информационным входом 8 устройст- - в О которого соединен с выходом ва и с входом синхронизации блока 14 первого элемента ИЛИ 20, а выход пер- управлени , выход первого элемента вого триггера 16 - с информационным И 2 соединен с входом сложени ревер- входом третьего триггера 18 и с вы- сивного счетчика 1, выход знака раз- ходом управл ющего сигнала блока 14 ности которого соединен с входом уп- д управлени , вход синхронизации кото- равлени информацией блока 14 управ- рого соединен с входом второго формировател 23 импульсов, выход первого формировател 22 импульсов соединен с вторым входом первого элемента кроме младшего, параллельного выхода ИЛИ 20 и входом установки в О третьего 11 устройства и регистра 13 последо- триггера 18,/выход которого соединен нательного приближени , выход младше- с вторым входом элемента И 24, выход го разр да которого соединен с входом элемента И 24 соединен с вторым вхо- сброса блока 14 управлени , вход 9 дом второго элемента ИЛИ 21, выход второй опорной частоты соединен с ин- которого соединен с выходом сигнала формационным входом второго умножите- синхронизации блока 14 управлени , л 5 частоты на код, выход которог о вход сброса которого соединен с вхо- соединен с первым входом второго эле- дом первого формировател 22 импуль- мента И 3 и с последовательным выхо- .сов, вход управлени информацией бло- дом 10 устройства, второй информаци- ка 14 управлени соединен с входом
установки в О второго триггера 17, выход которого соединен с выходом управлени информацией блока 14 управножител 5 частоты на код соединены соответственно с разр дными выходами.
онный вход 12 устройства соединен с вторым входом второго элемента И 3, выход которого соединен с входом вычитани реверсивного счетчика 1, вход
лени .
онным входом регистра 13 последовательного приближени , вход синхронизации которого соединен с выходом синхронизации блока 14 управлени , выход управл ющего сигнала блока 14 управлени - с управл ющим входом регистра 13 последовательного приближени .
0
первым входом элемента И 24 и выходом сигнала сброса блока 14 управлени , установочный вход которого соединен с первыми входами первого и второго элементов ИЛИ 20 и 2Т и с входом элемента 19 задержки, выход которого соединен с входом установки в 1 первого триггера 16, вход установки
Блок 14 управлени содержит первый , второй и третий триггеры 16-18, .элемент 19 задержки, первый и второй элементы ИЛИ 20 и 21, первый и второй 0 формирователи 22 и 23 импульсов, эле- ;мент И 24 и элемент НЕ 25, выход ко- торого соединен с входом синхрониза- ции третьего триггера 18, вход эле- мента НЕ 25 соединен с выходом второ- 5 го формировател 23 импульсов, входом установки в 1 второго триггера 17, - в О которого соединен с выходом первого элемента ИЛИ 20, а выход пер- вого триггера 16 - с информационным входом третьего триггера 18 и с вы- ходом управл ющего сигнала блока 14 д управлени , вход синхронизации кото- рого соединен с входом второго формировател 23 импульсов, выход первого формировател 22 импульсов соединен с вторым входом первого элемента ИЛИ 20 и входом установки в О третьего триггера 18,/выход которого соединен с вторым входом элемента И 24, выход элемента И 24 соединен с вторым вхо- дом второго элемента ИЛИ 21, выход которого соединен с выходом сигнала синхронизации блока 14 управлени , вход сброса которого соединен с вхо- дом первого формировател 22 импуль- .сов, вход управлени информацией бло- ка 14 управлени соединен с входом
лени .
Устройство работает следующим образом .
На вход 6 устройства подаетс двоичный код N, на входы 12 и 8 поступают широтно-импульсные сигналы с отно- сительными длительност ми-Q.j и flj соответственно , а на входы 9 и 7 - опо- рные импульсные последовательности с частотами F 7. , сдвинутые друг относительно друга во времени дл обеспечени нормальной работы реверсивного счетчика 1. Сигнал запуска устройства, поступающий с входа 15 на установочный вход блока 14 управлени , приводит к формированию им- пульса уровнем Лог. О на выходе управл ющего сигнала и поступающего на управл ющий вход регистра 13 последовательного приближени , причем сигнал , поступающий на его вход синхро- низации С, приводит к начальной установке регистра 13. Последн характеризуетс сбросом старшего разр да регистра,и установкой в единичное состо ние остальных разр дов. С при- ходом переднего фронта очередного ШИМ-сигнала на вход синхронизации С блока 14 управлени его формирователь 23 обеспечивает кратковременный импульс , инициирующий сброс счетчика 1, и установку по его заднему фронту триггеров 17 и 18 в 1. Под воздействием кода масштаба и кода регистра
13на суммирующий и вычитающий входы счетчика 1 начинают поступать импульсы в течение времени наличи ШИМ-сиг- налов. При этом знак разности средних за период Т поступлени ШИМ-сигналов частот соответствует знаку разности количества импульсов, поступающих на суммирующий и вычитающий входь; счетчика 1 за врем Т.
Таким образом, к началу очередного периода ШИМ-сигнала триггер 17 сохр ан ет свое единичное состо ние (разность положительна), либо сбрасываетс сигналом знака разности счетчика Очередной ШИМ-сигнал инициирует приход кратковременного импульса с вы- хода С блока 14 управлени на одноименный вход регистра 13 и устанавливает его старший разр д в состо ние, соответствующее состо нию сигнала на выходе управлени информацией блока
14управлени , и сбрасывает следующий младший разр д. Работа в следующий интервал времени Т протекает аналогично . Приход следующего ШИМ-сигнала вызывает установку Q разр да регистра в 1 при положительной разности средних частот, поступающих на суммирующий и вычитающий входы счетчика 1, и оставл ет в нулевом состо нии в .случае противоположного знака. Одновременно с установкой Q„. разр да регистра сбрасьшаетс более младший разр д Qn-2 и т.д.
Принцип действи множительно-де- лительного устройства основан на широтной модул ции частотно-импульсных последовательностей и их автоматической компенсации с помощью последовательного приближени при усреднении формируемых импульсных потоков.
Процесс последовательного приближени средних частот F и F импульсных последовательностей, поступающих на суммирующий н вычитающий входы счетчика 1, заканчиваетс с установкой последнего Q разр да выходного кода и сбросом дополнительного разр да управлени Q,« Последнее обсто тельство приводит к сбросу триггеров 16 и 18 блока 14 управлени н блокированию процесса в целом. Таким образом , с точностью, определ емой разр дностью регистра 13, вычисл ют равенство средних значений частот F и F, С учетом разр дности умножителей 4 и 5 частоты имеют
FOI
.N8 в 2 2 установленного соотношени частот 0 F 02. характеристика по параллельному выходу устройства имеет вид
N
БЫХ
Вг N Q,
по последовательному выходу 10 1г - г
ВЫХ
2 йN
где , - среднее значение выходной частоты.
С учетом запуска устройства в произвольный момент времени последний разр д выходного кода устанавливает максимум в конце п+1 периода ШИМ-сигнала .
Таким образом, быстродействие предлагаемого устройства выше быстродействи известных устройств и в меньшей степени зависит от разр дности структуры.
Claims (1)
- Формула изобретениМножительно-делительное устройство , содержащее реверсивный счетчик, первый и второй умножители частоты на код, первый и второй элементы И, причем вход сложени реверсивного счетчика соединен с выходом первого элемента И, первый вход которого соединен с выходом первого умножител час- тоты на код, установочные входы которого соединены соответственно с разр дами шины кода масштаба устройства информационный вход первого умножите:Л частоты на код соединен с входом первой опорной частоты устройства,.вход вычитани реверсивного счетчика соединен с выходом второго элемента И, первый вход которого соединен с выходом второго умножител частоты на код и с последовательным выходом устройства, информационный вход второго умножител частоты на код соединен с входом второй опорной частоты устройства, второй вход второго элемента И соединен с первым информационным входом устройства, второй вход первого элемента И соединен с вторым информационным входом устройства , отличающеес тем, что, с целью увеличени быстродействи , в него введены регистр последовательного приближени и блок управлени , содержащий первый, второй и третий триггеры,элемент задерж-- ки, первьй и второй элементы ИЛИ,первый и йторой формирователи импульсов элемент И и элемент НЕ, выход которого соединен с входом синхронизации третьего триггера, вход элемента НЕ соединен с выходом второго формировател импульсов, вход установки в 1 второго триггера, первым входом элемента И и выходом сигнала сброса блока управлени , установочный вход ко-: торогр соединен с первыми входами первого и второго элементов ИЛИ и с входом элемента задержки, выход которого соединен с входом установки в 1 первого триггера, вход установкив О которого соединен с выходом первого элемента ИЛИ, а выход первого триггера соединен с информационным входом третьего триггера и с выходом управл ющего сигнала блока управлени , вход синхронизации которого соединен с входом второго формировател импульсов, выход первого формировател импульсов соединен с вторьм входом первого элемента ИЛИ и входом установки в О третьего триггера, выход которого соединен с вторым входом элемента И, выход элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с выходом сигнала синхронизации блока управлени , вход сброса которого соединен с входом первого формировател импульсов, вход управлени ифнормаци- ей блока управлени соединен с входом установки в О второго триггера, выход которого соединен с выходом управлени информацией блока управлени , причем установочный вход устройства соединен с установочным входом блока управлени , второй информационный вход устройства соединен с входом синхронизации блока управлени , выход младшего разр да регистра последовательного приближени соединен с входом сброса блока управлени , выход знака разности реверсивного счетчика соединен -с входом управлени информацией блока управлени , выход сброса которого соединен с входом установки в О реверсивного счетчи- ка, выход управлени информацией блока управлени соединен с информационным входом регистра последовательного приближени , вход синхронизации которого соединен с выходом сигнала синхронизации блока управлени , выход управл ющего сигнала.блока управлени соединен с управл ющим входом регистра последовательного приближени ,разр дные выходь которого j кроме младшего , соединены соответственно с установочными входами второго умножител частоты на код и с параллельным выходом устройства.Редактор Н.РогуличСоставитель В.Гусев Техред Л.ОлейникЗаказ 1452/46 Тираж 673ПодписноеВНИШИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4Физ,2.Корректор И.Муска
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853995844A SU1305677A1 (ru) | 1985-12-24 | 1985-12-24 | Множительно-делительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853995844A SU1305677A1 (ru) | 1985-12-24 | 1985-12-24 | Множительно-делительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1305677A1 true SU1305677A1 (ru) | 1987-04-23 |
Family
ID=21212124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853995844A SU1305677A1 (ru) | 1985-12-24 | 1985-12-24 | Множительно-делительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1305677A1 (ru) |
-
1985
- 1985-12-24 SU SU853995844A patent/SU1305677A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 525969, кл. G 06 G 7/161, 1974. Авторское свидетельство СССР № 788128, кл. G 06 G 7/161, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1305677A1 (ru) | Множительно-делительное устройство | |
EP0066265B1 (en) | D-a converter | |
SU1034174A1 (ru) | Нониусный преобразователь кода во временной интервал | |
SU1163334A1 (ru) | Устройство дл вычислени отношени временных интервалов | |
SU1298831A1 (ru) | Умножитель частоты следовани импульсов | |
SU1064458A1 (ru) | Преобразователь код-ШИМ | |
SU1095385A1 (ru) | Широтно-импульсный модул тор | |
SU1051727A1 (ru) | Устройство дл контрол работоспособности счетчика | |
SU1315973A2 (ru) | Преобразователь временного интервала в двоичный код | |
SU1261108A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU930643A1 (ru) | Широтно-импульсный модул тор | |
SU1231595A1 (ru) | Цифровой умножитель частоты периодических сигналов | |
SU408324A1 (ru) | Интегрирующее устройство | |
SU1376106A1 (ru) | Аналого-цифровое интегрирующее устройство | |
SU1105913A1 (ru) | Устройство дл вычислени частной производной | |
RU1775854C (ru) | Управл емый делитель частоты следовани импульсов | |
SU1325702A1 (ru) | Врем импульсный преобразователь отношени величин | |
SU790223A1 (ru) | Устройство задани выдержек времени | |
RU2173938C2 (ru) | Таймер с контролем | |
SU1511855A1 (ru) | Устройство дл контрол периода импульсной последовательности | |
SU1751845A1 (ru) | Широтно-импульсный модул тор | |
SU1190354A1 (ru) | Многостоповый преобразователь временных интервалов в цифровой код | |
SU1305865A1 (ru) | Преобразователь код-временной интервал | |
SU1246083A1 (ru) | Управл емый генератор импульсов | |
SU1087995A1 (ru) | Устройство дл вычислени разности число-импульсных кодов |