SU1511855A1 - Устройство дл контрол периода импульсной последовательности - Google Patents
Устройство дл контрол периода импульсной последовательности Download PDFInfo
- Publication number
- SU1511855A1 SU1511855A1 SU884371076A SU4371076A SU1511855A1 SU 1511855 A1 SU1511855 A1 SU 1511855A1 SU 884371076 A SU884371076 A SU 884371076A SU 4371076 A SU4371076 A SU 4371076A SU 1511855 A1 SU1511855 A1 SU 1511855A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- elements
- inputs
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение относитс к радиоизмерени м и может быть использовано в устройствах контрол периода следовани импульсов, в частности в системах контрол параметров кабельных линий св зи. Цель изобретени - повышение точности контрол . Устройство содержит формирователи 1, 13 импульсов, триггеры 4, 10, элемент 2И-НЕ 11, инвертор 12, счетчик 14 импульсов, элемент 2 И 9, генератор 16 импульсов, блок 15 ввода кода, входную шину 17, выходную шину 18. Введение по числу необходимого количества фазовых сдвигов контролируемого сигнала N многовходовых элементов И 5, блока 2 задержки, (N-1) N/2 элементов 3 задержки, N триггеров 6, N элементов 2 И 7, элементов ИЛИ 8-1, 8-2 позвол ет уменьшить погрешность контрол до величины, определ емой взаимным временным сдвигом контролируемых последовательностей на входах соседних многовходовых элементов И 5 при неизменной частоте следовани генератора 16 импульсов. Погрешность контрол уменьшаетс до 18 нс при использовании элементов серии 155. 2 ил.
Description
Изобретение относитс к технике радиоизмерений и может быть использовано в устройствах контрол периода следовани импульсов, в частности в системах контрол параметров кабельных линий св зи.
Цель изобретени - повышение точности контрол .
На фиг.1 приведена структурна схема устройства дп контрол перио да импульсной последовательности; на фиг.2 - эпюры, по сн ющие принцип повьшени точности контрол .
Устройство содержит первый формирователь 1 импульсов, блок 2 задержки , (N-l)N/2 элементов 3 задержки , первый триггер 4, N многовходо- вых элементов И 5, N триггеров 6,
соединенные (i-1) элементов 3 задержки , третьи входы подключены к выходу первого триггера 4, а выходы - к
2 счетному входу соответствующего допол нительного триггера 6, при этом каждый j-й из оставшихс (N-2) входов каждого i-ro многовходового элемента И 5 соединен с соответствующиъш
10 входами всех остальных, кроме k-ro, многовходовых элементов И 5, где k i + j, если i + , ии. i + j- -N, если i + j N, и подключен к инверсному выходу каждого k-ro тригге-
15 ра 6, соединённого также с соответствующим входом второго элемента ИЛИ 8-2, выход которого подключен к счетг ному входу второго триггера 10, пр мые выходы каждого дополнительного
25
30
N дополнительных элементов 2И 7, пер-20 триггера 6 соединены с соответствую- вый 8-1 и второй 8-2 элементы ИЛИ, элемент 2И 9, второй триггер 10, элемент 2И-НЕ 11, инвертор 12, второй формирователь 13, счетчик 14, блок 15 ввода кода, генератор 16 импульсов , а также входную 17 и выходную 18 шины устройства.
Вход первого формировател 1 им- : пульсов подключен к входной шине 17 устройства, а выход - к счетному входу первого триггера 4 и к первому входу элемента 2И-НЕ 11, выход которого подключен к входу установки в О второго триггера 10, а через инвертор 12 - к входу установки в О счетчика 14 и к входу второго формировател 13, выход которого соедиг: нен с входом предварительной записи счетчика 14, счетный вход которого соединен с выходом элемента 2И 9, первый вход которого подкпючен к выходу генератора 16 импульсов, пр мой выход второго триггера 10 соединен с вторым входом элемента 2И-НЕ 11, а инверсный выход - с входом установ- 5
щими входами первого элемента ИЛИ . 8-1 и с вторыми входами соответству.- ющих дополнительных элементов 2И 7, выход каждого из которых подключен к счетному входу соответствующего дополнительного триггера 6, а первые входы соединены с выходом блока 2 задержки входы установки в О каждого из дополнительных триггеров 6 лод- ключены к одноименному входу первого триггера 4.
В устройстве могут быть использованы элементы И К155ЛИ1, элементы ИЛИ К155ЛЛ1, элементы 2И-НЕ К155ЛАЗ, 35 триггеры К155ТВ1, включенные по схеме счетного триггера, счетчики К155ИЕ6. Первый формирователь, как и в изт вестном устройстве, выполнен на базе интегрального компаратора с предварительной установкой уровн опорного напр жени . В качестве элементов задержки могут быть использованы логические элементы И или элементы ИЛИ, обеспечивающие задержку, определ емую временем задержки распространени сигнала в базовом логическом элементе .
40
ки в О первого триггера 4, при этом информационные входы счетчика 14 подключены к блоку 15 ввода кода, а выход переноса - к выходной шине 18 устройства. Выход первого элемента ИЛИ 8-1 подключен к второму входу элемента 2И 9, первый вход которого соединен с вторыми входами многовходовых элементов И 5, первые входы каждого i-ro из которых, где i ,2,...,N, подключены к выходу первого формировател 1 импульсов через блок 2 задержки и последовательно
соединенные (i-1) элементов 3 задержки , третьи входы подключены к выходу первого триггера 4, а выходы - к
счетному входу соответствующего дополнительного триггера 6, при этом каждый j-й из оставшихс (N-2) входов каждого i-ro многовходового элемента И 5 соединен с соответствующиъш
входами всех остальных, кроме k-ro, многовходовых элементов И 5, где k . i + j, если i + , ии. i + j- -N, если i + j N, и подключен к инверсному выходу каждого k-ro тригге-
ра 6, соединённого также с соответствующим входом второго элемента ИЛИ 8-2, выход которого подключен к счетг ному входу второго триггера 10, пр мые выходы каждого дополнительного
5
0
0 триггера 6 соединены с соответствую-
5
щими входами первого элемента ИЛИ . 8-1 и с вторыми входами соответству.- ющих дополнительных элементов 2И 7, выход каждого из которых подключен к счетному входу соответствующего дополнительного триггера 6, а первые входы соединены с выходом блока 2 задержки входы установки в О каждого из дополнительных триггеров 6 лод- ключены к одноименному входу первого триггера 4.
В устройстве могут быть использованы элементы И К155ЛИ1, элементы ИЛИ К155ЛЛ1, элементы 2И-НЕ К155ЛАЗ, 5 триггеры К155ТВ1, включенные по схеме счетного триггера, счетчики К155ИЕ6. Первый формирователь, как и в изт вестном устройстве, выполнен на базе интегрального компаратора с предварительной установкой уровн опорного напр жени . В качестве элементов задержки могут быть использованы логические элементы И или элементы ИЛИ, обеспечивающие задержку, определ емую временем задержки распространени сигнала в базовом логическом элементе .
Устройство работает следующим образом .
В исходном состо нии триггеры 4, 6 и 10 установлены в О. Первый импульс контролируемой последовательности с выхода формировател 1 (фиг.26) подаетс на счетный вход триггера 4 и устанавливает его в состо ние I (фиг.2г), формиру разре- шаю1чий потенциал на третьих входах элементов И 5, с выхода блока 2 за0
0
5
держки первый импульс, задержанный на врем €т . соответствующее задержке сигнала в триггере 4 (фиг.2в), подаетс на первый вход первого элемента И 5 и с задержкой п Г где п 1 , 2,...,N-1, на первые входы (N-1) элементов И 5 (Фиг.2д,е). На вторые входы всех элементов И 5 подаютс счетные , импульсы с выхода генератора 16 (фиг.2а). На остальных входах элементов И 5 присутствуют разрешающие потенциалы с инверсных выходов триггеров 6, предварительно установленных в О. При совпадении контролируемого сигнала с импульсом генератора 16 на входах какого-либо элемента И 5 на его выходе с задержкой )„ формируете сигнал, устанавливающий соответствующий триггер 6 в состо ние 1, разреша прохождение второго контролируемого импульса на выход соответствующего дополнительного элемента 2И 7, а импульсной последовательности с выхода генератора через элемент 2И 9 на вход счетчика 14. При этом на соответствующих входах остальных элементов И 5 действует запрещаю1ций потенциал с инверсного выхода сработавшего триггера 6. Длительность импульса С ф на выходе первого.формировател 1 должна выбиратьс из услови .
,- г длительность и период следовани импульсов генератора 16 соответственно, что исключает возможность по влени более одно- :го импульса генератора на выходе откп рытого элемента И 5 и обеспечивает срабатывание триггера 6 только от контролируемого сигнала.
Второй импульс контролируемой пос-. ледовательности устанавливает триггер 4 в состо ние О, запира элементы И 5 (фиг.2г) . С выхода блока 2 задержки через открытый элемент 2И 7 второй импульс устанавливает соответствующий триггер 6 в состо - (фиг.2ж) , запреща поступлезадержкой устанавливаетс в состо н 1 (фиг.2и) и сигналом с инверсног выхода запирает триггеры 4 и 6. 1 с пр мого выхода второго триггера
. 10 открывает элемент И-НЕ 11 дл пр хождени третьего импульса контролируемой последовательности, при поступлении которого триггер 10 у
0 танавливаетс в О. Сигналом с выход инвертора 12 счетчик 14 обнул етс , после чего по заднему фронту импульса второй формирователь 13 вырабатывает сигнап, поступающий на вход
15 предварительной записи счетчика 14. Информаци , имеюща с на входах пред варительной записи счетчика 14, пере писываетс в него. В результате счет чик 14 начинает счет с числа, соот20 ветствующего периоду следовани конт ролируемого сигнала.
Изобретение позвол ет уменьщить погрешность контрол до величины, определ емой взаимным временным сдви гом контролируемых последовательностей на входах со.седних многовходовых элементов И 5 при неизменной частоте следовани генератора 16 импульсов. Так, при использовании в качестве
30 элементов задержки схем ИЛИ типа К155ЛЛ1 погрещность контрол уменьшаетс .до 18 НС, что определ етс быстродействием активного элемента 3 адержки.
25
35
Claims (1)
- Формула изобретениУстройство дл контрол периода импульсной последовательности, содер40 жащее первый формирователь импульсов , вход которого подключен к входной шине устройства, а выход соединен со счетным входом первого тригге ра и с первым входом элемента 2И-НЕ,45 выход которого подключен к входу установки в О второго триггера, а. через инвертор соединен с входом установки в О счетчика и с входом второго формировател , выход котороние Оние импульсов генератора 16 на счет- 50 го подключен к входу предваритель- чик 14(фиг.2з). Счет импульсов прек- ной записи счетчика, счетный бход ращаетс . Если период следовани им-которого соединен с выходом элементапульсов контролируемого сигнала пре-2И, первый вход которого подключенвьплает заданные пределы, то на выходе к выходу генератора импульсов, пр - счетчика 14 формируетс сигнал пере- 55 мой выход которого соединен с вторЫм полнени . При переходе определенноговходом элемента 2И-НЕ, а инверсныйтриггера 6 в состо ние О второй;выход подключен к входу установкитриггер 10 через элемент ИЛИ 8-2 с . в О первого триггера, при этом инзадержкой устанавливаетс в состо ние 1 (фиг.2и) и сигналом с инверсного выхода запирает триггеры 4 и 6. 1 с пр мого выхода второго триггера10 открывает элемент И-НЕ 11 дл прохождени третьего импульса контролируемой последовательности, при поступлении которого триггер 10 устанавливаетс в О. Сигналом с выхода инвертора 12 счетчик 14 обнул етс , после чего по заднему фронту импульса второй формирователь 13 вырабатывает сигнап, поступающий на входпредварительной записи счетчика 14. Информаци , имеюща с на входах предварительной записи счетчика 14, переписываетс в него. В результате счетчик 14 начинает счет с числа, соответствующего периоду следовани контролируемого сигнала.Изобретение позвол ет уменьщить погрешность контрол до величины, определ емой взаимным временным сдвигом контролируемых последовательностей на входах со.седних многовходовых элементов И 5 при неизменной частоте следовани генератора 16 импульсов. Так, при использовании в качествеэлементов задержки схем ИЛИ типа К155ЛЛ1 погрещность контрол уменьшаетс .до 18 НС, что определ етс быстродействием активного элемента 3 адержки.35Формула изобретени .Устройство дл контрол периода импульсной последовательности, содер40 жащее первый формирователь импульсов , вход которого подключен к входной шине устройства, а выход соединен со счетным входом первого триггера и с первым входом элемента 2И-НЕ,45 выход которого подключен к входу установки в О второго триггера, а. через инвертор соединен с входом установки в О счетчика и с входом второго формировател , выход котороформационные входы счетчика подключены к блоку ввода кода, а выход переноса соединен с выходной шиной устройства, отличающеес тем, что, с целью повышени точности контрол , в него дополнительно введены по числу необходимого количества фазовых сдвигов контролируемого сигнала N многовходовых элементов И, блок задержки, (N-l)N/2 элементов задержки, N дополнитепьных триггеров N дополнительных элементов 2И, первый и второй элементы ИЛИ, выход первого из которых подключен к второ му входу элемента 2И, первый вход которого соединен с вторыми входами многовходовых элементов И, первые входы каждого i-ro из которых, где i 1,2,...,N, подключены к выходу первого формировател импульсов через последовательно соединенные блок задержки и (i-1) элементов задержки , третьи входы всех многовходовых элементов И подключены к выходу пер- вого триггера, а выходы соединены со счетным входом соответствующег о дополнительного триггера, при этом каждый j-й из оставшихс (N-2) входов каждого i-ro многовходового элемента И соединен с соответствующими входами всех остальных, Кроме k-ro, многовходовых элементов И, где k i + j, если i + , иk()- - N, если i + j N, и подключен к инверсному выходу каждого k-ro триггера , соединенного также с соответствующим входом второго элемента ИЛИ, выход которого подключен к счетному входу второго триггера, пр мые выходы каждого-дополнительного триггера соединены с соответствующими входами первого элемента ИЛИ и вторыми входами соответствующих дополнительных элементов 2И, выход каждого из которых подключен к счетному входу соответствующего дополнительного триггера , а первые входы соединены с выходом блока задержки, входы установки в О каждого из дополнительных триггеров подключены к одноименному входу первого триггера.Редактор А. ОгарСоставитель М. Леонова Техред Л. СердгоковаЗаказ 5911/57Тираж 884ВИНИЛИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д, 4/5Корректор М. МаксимишинецПодписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884371076A SU1511855A1 (ru) | 1988-01-25 | 1988-01-25 | Устройство дл контрол периода импульсной последовательности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884371076A SU1511855A1 (ru) | 1988-01-25 | 1988-01-25 | Устройство дл контрол периода импульсной последовательности |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1511855A1 true SU1511855A1 (ru) | 1989-09-30 |
Family
ID=21352675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884371076A SU1511855A1 (ru) | 1988-01-25 | 1988-01-25 | Устройство дл контрол периода импульсной последовательности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1511855A1 (ru) |
-
1988
- 1988-01-25 SU SU884371076A patent/SU1511855A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 794564, кп. G 01 R 29/02, 1981. Авторское свидетельство СССР № 1287265, кл. Н 03 К 5/19, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1511855A1 (ru) | Устройство дл контрол периода импульсной последовательности | |
SU1566327A1 (ru) | Коммутатор дл управлени шаговым двигателем | |
SU498723A1 (ru) | Широтно-импульсный модул тор бинарного кода | |
SU1548782A1 (ru) | Устройство дл сравнени кодов | |
SU1372591A1 (ru) | Устройство регулируемой задержки импульсного сигнала | |
SU1359753A1 (ru) | Цифровой фазовращатель | |
SU1305677A1 (ru) | Множительно-делительное устройство | |
SU744569A1 (ru) | Умножитель частоты | |
SU1714802A1 (ru) | Распределитель | |
SU1552343A1 (ru) | Цифровой синтезатор частот | |
SU839067A1 (ru) | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи | |
SU1322273A1 (ru) | Квадратор | |
SU684725A1 (ru) | Управл емый генератор импульсов | |
SU1205269A1 (ru) | Формирователь импульсов | |
SU1437973A1 (ru) | Генератор псевдослучайной последовательности | |
RU1800596C (ru) | Генератор импульсов | |
SU790283A1 (ru) | Преобразователь код-напр жение с широтноимпульсной модул цией | |
SU1531214A1 (ru) | Функциональный счетчик | |
SU1324096A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU824415A1 (ru) | Генератор пачек импульсов | |
SU1751845A1 (ru) | Широтно-импульсный модул тор | |
SU1106012A1 (ru) | Преобразователь кода в суммарный интервал времени | |
SU1663760A1 (ru) | Генератор импульсов | |
SU790099A1 (ru) | Цифровой умножитель частоты следовани импульсов | |
SU856004A1 (ru) | Распределитель импульсов |