SU408324A1 - Интегрирующее устройство - Google Patents

Description

1

Изобретение относитс  к вычислительной технике.

Известны интегрирующие устройства, содержащие генератор импульсов, схемы «И, элементы задержки и счетчик, выполненный на разр дных  чейках, последовательно соединенных между собой цеп ми переноса, и подключенный установочными входами к выходам блока управлени .

Предлагаемое устройство отличаетс  от известных тем, что в него введен блок отсчета временных интервалов, вход которого соединен с выходом генератора импульсов, а выходы подключены к первым входам соответствующих схем «И, соединенных попарно вторыми входами и выходами, причем кажда  пара вторых входов схем «И подключена к одноименному разр дному входу устройства, а кажда  пара выходов схем «И соединена со входом счетчика: перва  пара выходов непосредственно , а кажда  последующа  пара выходов через соответствующий элемент задержки , которые соединены последовательно.

Это позволило повысить точность работы устройства.

На чертеже изображена блок-схема предлагаемого интегрирующего устройства.

Устройство содержит генератор импульсов 1, схемы «И 2, элементы задержки 3, счетчик 4, блок управлени  5, блок отсчета временных интервалов б, причем счетчик выполнен на разр дных  чейках 7, 8 и 9.

Устройство работает следующим образом.

При построении гибридных вычислительных машин переменные удобно представл ть двоичным кодом с цифрами -1, О и-1. В этом случае на входе i-oro разр да устройства может оказатьс  напр жение, равное либо нулю, либо эталонной единице любой пол рности.

При поразр дном интегрировании необходимо было бы при равенстве выходного напр жени  эталонному установить на выходе разр да «1. При удвоении этого напр жени  надо было бы на выходе разр да установить «О и послать «1 переноса в старщий разр д и т. д. Вместо интегрировани  указанным способом можно отсчитывать соответствующие отрезки времени. Такой способ и используетс  в данном устройстве.

Пусть к моменту начала интегрировани  на входе -г-го разр да имеетс  положительное напр жение, т. е. сигнал «1. Тогда через известное врем  Т после начала интегрировани  на выходе в данном разр де должна по витьс  «dl, а через врем  2Т, если сигнал на входе не изменилс , на выходе должен быть «О и «1 переноса в старщий разр д и т. д., при этом входной сигнал может измен тьс  в течение времени Г, что может привести к погрещност м.

В данном устройстве погрешности уменьшаютс  следующим образом.

Пусть в момент начала интегрировани  сигнал «I имеетс  на входе 1-ого и i-oro разр дов . «Вес единицы f-oro разр да в 2- раза больше единицы 1-ого разр да. Через врем  Т на выходе 1-ого и i-oro разр дов должна по витьс  «-I. Это реализуетс  прохождением импульса на выход разр дных  чеек 7, 8 и 9, но можно построить схему таким образом, чтобы управление всеми разр дными  чейками осуществл лось через разр дную  чейку 7. Тогда очевидно, что за врем  Т необходимо на вход разр дной  чейки 7 подать один импульс дл  учета входного сигнала 1-ого разр да и 2-i импульсов дл  учета входного сигнала f-oro разр да. Если все разр дные  чейки 7, 8 и 9 св заны между собой цеп ми переноса, то результат такого счета будет верным с точностью до единицы младшего разр да при изменени х входного сигнала в течение времени интегрировани .

Входной сигнал каждого разр да поступает на две схемы «И 2.

На те же схемы «И из блока отсчета временных интервалов 6 поступают импульсы соответствующей пол рности и частоты, котора  соответствует «весу разр да. Входной сигнал разр да открывает одну из схем «И 2 и позвол ет импульсам соответствующей пол рности из блока 6 проходить на вход разр дной  чейки 7. Аналогично и дл  всех остальных разр дов. Дл  того чтобы не возпикало погрешности нз-за совпадени  во времени нескольких импульсов, они задерживаютс  элементами задержки 3. Причем импульсы п-ото разр да не задерживаютс , (п-1)ого разр да задерживаютс  одним элементом задержки 3. (п-2)-ого - двум  и т. д. Разр дна   чейка 7 совместно с другими разр дными  чейками 8 и 9 представл ют собой своеобразный счетчик импульсов.

Разр дна   чейка работает следующим образом . Из блока управлени  5 подаютс  сигналы на цепи установки нул  и установки начальных условий, которые устанавливают заданные начальные услови  или осуществл ют сброс в нуль. С началом интегрировани  на вход блока

отсчета временных интервалов 6 начинают поступать импульсы от стабильиого генератора импульсов 1. Блок 6 формирует на своих выходах импульсы обеих пол рностей, которые затем через схемы «И 2 и элементы задержки 3 поступают на вход разр дной  чейки 7 и далее по цепи переноса в другие разр дные  чейки 8 и 9.

Предмет изобретени 

Интегрирующее устройство, содержащее генератор импульсов, схемы «PI, элементы задержки и счетчик, выполненный на разр дных  чейках, последовательно соединенных между собой цеп ми переноса, и подключенный установочными входами к выходам блока управлени , отличающеес  тем, что, с целью повышени  точности работы устройства , в него введен блок отсчета временных интервалов, вход которого соединен с выходом

генератора импульсов, а выходы подключены к первым входам соответствующих схем «И, соединенных попарно вторыми входами и выходами , причем кажда  пара вторых входов схем «И подключена к одноименному разр дному входу устройства, а кажда  пара выходов схем «И соединена со входом счетчика: перва  пара выходов непосредственно, а кажда  последующа  пара выходов через соответствующий элемент задержки, которые соединены последовательно.