Наиболее близким к предлагаемому вл етс устройство цифрового сопровождени фазы периодического сигнала ,. содержащее последовательно соединенные генератор импульсов, измерительный счетчик импульсов, регистр пам ти, параллельный сумматор-накопитель , сумматор импульсных последовательностей , на второй вход которого подключен выход генератора импульсов , и счетчик импульсов, выходы которого вл ютс выходами устройства, а также содержащее детектор нулей периодического сигнала, вход которого вл етс входом устройства, а выход подключен к входам установки обоих счетчиков и входу управлени регистра пам ти. При этом выход сумма-. 3Э тора импульсных последовательностей соединен с входом стробировани параллельного сумматора-накопител . Устройство обеспечивает точное цифровое сопровождение фазы периодического сигнала, в том числе и при значительных отклонени х частоты сопровождаемого периодического сигнала от о сновной частоты, на которую настроено устройство (в конкретной реа лизации отклонение частот допустимо до±50 о)Г. Однако описанное устройство обла , дает пониженным быстродействием изза принципиального наличи в тракте, прохождени сигнала сумматора импульсных последовательностей, работающего в 2-та1 товом режиме. Следовательно , оно обладает и пониженной точностью сопровождени фазы при высоких частотах сопровождаемого перио дического сигнала. Целью изoбpeteни вл етс повышение быстродействи и точности, уст ройства. Поставленна цель достигаетс тем что в устройство цифрового сопровождени фазы периодического сигнала, с держащее параллельный сумматор-накопит„ель с п младшими и m старшими разр дами , соединенные последовательно измерительный счетчик импульсов и регистр пампти, генератор импульсов, выход которого подключен к входу измерительного счетчика импульсов и входу стробировани параллельного су матора-накопител , детектор нулей пе риодического сигнала, вход которого соединен с выходной клеммой устройства , а выход - с входами установки измерительного счетчика импульсов и параллельного сумматора-накопител и управл ющим входом регистра пам ти, введен блок удвоени , параллельный вход которого подключен к выходу регистра пам ти, а выход подклюмен к параллельному входу п младших разр дов параллельного сумматора-накопите л , при этом выход переноса из младших разр дов в старшие параллельного сумматора-накопител подключен к управл ющему входу блока удвоени , выход m старших разр дов параллельного сумматра-накопител соединен с выход нь1ми клеммами устройства, а их параллельные входы - с клеммами дополнительных входов устройства. На чертеже показана схема устройства цифрового сопровождени фазы периодического сигнала. Устройство содержит генератор 1 импульсов, параллельный сумматор-накопитель 2, измерительный счетчик 3 импульсов, детектор k нулей периодического сигнала, вход 5 устройства, регистр б пам ти, блок 7 удвоени , выход 8 устройства, вход 9 первого из m старших разр дов параллельного сумматора-накопител , входы 10 других старших разр дов параллельного сумматора-накопител , выход 11 переноса из младших разр дов в старшие параллельного сумматора-накопител . Устройство работает следующим образом . На вход 5 поступает периодический сигнал с периодом Т. Детектор 4 нулей периодического сигнала при переходе сигнала через нуль от - к + вырабатывает импульс, по которому содержимое измерительного счетчика 3 импульсов записываетс в регистр 6 пам ти, а затем счетчик 3 устанавливаетс в начальное, в данном случае нулевое положение. Таким образом, в этот момент содержимое измерительного счетчика 3 соответствует нулевому значению фазы периодического сигнала. Генератор 1 импульсов вырабатывает импульсную последовательность с частотой F, выбираемой исход из разр дности счетчика 3 импульсов и допустимого отклонени периода входного сигнала Т, так, чтобы при максимальном периоде входного сигнала измерительный счетчик 3 не был переполнен . 8 промежутке между импульсами установки счетчик 3 импульсов заполн етс импульсами частоты F. Таким образом, за период Т входного сигнала счетчик 3 примет .РлТ импульсов. В регистр 6 пам ти число из счетчика 3 записываетс в обратном коде, в результате получаетс разность S - (1) где S - емкость счетчика 3. На выходе регистра 6 пам ти включен блок 7 удвоени , который при отсутствии сигнала на своем входе управлени просто транслирует число. AS на входы младших разр дов параллельного сумматора-накопител 2. При по влении сигнала управлени удвоени осуществл ет удвоение величины сигнала рассогласовани AS путем сдвига своих входов относительно 5, выхода на один разр д. Импульсы частоты F с выхода генератора 1 поступают на стробирующий вход параллельн го сумматора-накопител 2, состо щег из п младших разр дов, число которых равно количеству разр дов счетчика 3 импульсов, и m старших разр дов. К параллельным входам п младших разр дов подключен выход регистра 6 пам ти . Выходы m старших разр дов сумматора-накопител вл ютс выходами 8 устройства. На параллельный вход младших разр дов параллельного сумматора-накопи тел из регистра 6 пам ти непрерывно через блок 7 удвоени подаетс рассогласование Д5. Следовательно, каждым импульсом частоты F величина накопленной суммы в младших разр дах сумматора-накопител 2 увеличиваетс на AS. При непрерывном стробировании часть сумматора-накопител 2, представленна младшими разр дами, переполн етс и на шине переноса из млад ших разр дов в старшие по вл етс сигнал переноса. Кроме внутренних функциональных подключений, обеспечивающих прохождение сигнала переноса из младших разр дов в старшие, выход 11 переноса подключен к управл ющему входу блока 7 удвоени . При по влении сигнала на выходе 11 блок 7 удвоени увеличивает на своем выходе сигнал Д5 в два раза, т.е. на его выходах будет величина сигналаЛЗ, котора очередным строб-импульсом суммируетс с содержимым младших разр дов сум матора-накопител 2. При этом младшие разр ды сумматора-накопител 2 . переход т через нулевое значение, сигнал на выходе 11 переноса исчезает , и цикл заполнени младших разр дов возобновл етс , Одновременно вос станавливаетс сигнал д$ на выходе блока 7 удвоени . Таким образом, при каждом перепал нении младших разр дов сумматора-накопител 2 в него вводитс дополнительное число Д5. Количество импульсов, стробйрующих параллельный сумматор-накопитель 2 в очередном цикле накоплени , равн . ent - цела часть выражени , сто щего в скобках; S-AS - емкость младших разр дов параллельного сумматора6 накопител 2 после введе , ни дополнительного (начального ) Д5. Период заполнени младших разр дов параллельного сумматора-накопител 2 равен S - Л5 . 1 Д5 . F С учетом (1) . ir- При этом общее количество циклов переполнени младших разр дов сумматора-накопител 2 за период входного сигнала Т равно К .(5) Таким образом, на выходе 11 переноса из младших разр дов в старшие сумматора-накопител 2 сигнал переноса за период Т образуетс AS раз. На вход 9 первого из групп m стар- ших разр дов сумматора-накопител 2 посто нно подаетс сигнал, равный единице. Кандым строб-импульсом частоты F эта единица добавл етс в старшие разр ды параллельного сумматора-накопител 2, которые при отсутствии входных сигналов на входах 10 работают просто в режиме двоичного счетчика. При этом в момент по влени импульса на выходе детектора i нулей старшие разр ды сумматора-накопител 2 устанавливаютс в нулевое положение и значение кода сопровождени равно нулю. Далее на выходах m старших разр дов, работающих в режиме счетчика, образуетс цифрова последовательность , числовые значени которой формируютс по двум каналам: по входу 9, имеющему посто нный входной сигнал, равный единице, котора непрерывно суммируетс со значением числа в старших разр дах сумматоранакопител 2,(величина суммы равна Т X F); по выходу 11 переноса из младших разр дов старшие параллельного сумматора-накопител 2 (величина суммы равна количеству циклов переполнени младших {зазр дов за период Т, т.е. с учетом (5) равна ДБ). За период Т сопровождаемого сигнала в старших разр дах сумматора-накопител 2 образуетс сумма N F-huS или, учитыва (1), N S. Следовательно, число на выходе 8 устройства не зависит от величины периода входного сигнала и 1 астоты заполнени при установившейс частоте входного сигнала. Темп поступлени корректирующего воздействи из младших разр дов сумматора-накопител 2 а старшие обеспечивает точность цифрового сопровождени фазы не хуже первого разр да m старших разр дов устройства. Таким образом, на выходе 8 устройства формируетс цифрова развертка , синхронизированна и совмещенна с началом и концом периода входного сигнала. Мгновенное значение этой развертки соответствует текущему зна чению фазы входного сигнала с погрешностью , не превышающей единицы младшего разр да устройства. Предлагаемое устройство работает 9 однотактном режиме и позвол ет по сравнению с прототипом использовать в два раза более высокую частоту стробировани , что повышает также в два раза или точность цифрового сопровождени , 1ли верхнюю границу частот сопровождаемого сигнала. Если на дополнительный вход 10 старших разр дов сумматора-накопител 2 подать число К, то разовое подсуммирование числа К позвол ет скачкообразно сдвигать на К значение выходного сигнала. Формула изоЬретени Устройство цифрового сопровождени фазы периодического сигнала, содержа щее параллельный сумматор-накопитель с п младшими и m старшими разр дами соединенные последовательно измерительный счетчик импульсов и регистр пам ти, генератор импульсов, выход которого соединен с входом измерительного счетчика импульсов и .входом стробировани параллельного сумматоранакопител , детектор нулей перио- дического сигнала, вход которого соединен с входной клеммой устройства, а выход - с входами установки измерительного счетчика импульсов, параллельного сумматора-накопител и управл ющим входом регистра пам ти, отличающеес тем, что, с целью повышени быстродействи и точности , в него введены блок удвоени , параллельный вход которого соединен с выходом регистра пам ти, а выход с параллельным входом п млаших разр дов параллельного сумматора-накопител , при этом выход переноса из м адших разр дов в старшие разр ды параллельного сумматора-накопител соеди-. нен с управл ющим входом блока удвоени , выходы m старших разр дов параллельного сумматора-накопител соединены .с выходными клеммами устройства , а их параллельные входы соединены с клеммами дополнительных входов устройства . Источники информации, прин тые во внимание при экспертизе 1.Шл ндин С.М. Цифровые электроизмерительные приборы. М., Энерги , 197, с. 126.