SU1363254A1

SU1363254A1 - Устройство дл определени автокоррел ционной функции

Info

Publication number: SU1363254A1
Application number: SU843809308L
Authority: SU
Inventors: Геннадий Александрович Сырецкий
Original assignee: Новосибирский электротехнический институт
Priority date: 1984-10-29
Filing date: 1984-10-29
Publication date: 1987-12-30
Also published as: SU1363252A1; SU1363255A1; SU1363253A1; SU1363251A1

Abstract

Изобретение относитс к системам экспресс-обработки измерительной информации. Целью изобретени вл етс расширение функциональных возможностей путем определени автокоррел ционной функции дл пор дковых статистик. Цель достигаетс за счет упор дочивани ансамбл входных величин и реализации рекурсивньпс алгоритмов. Дл зтого в устройство введены группа цифроаналоговых преобразователей 13, две группы компараторов 2,4, элементы И-НЕ 5, триггеры 6, элементы ИЛИ .7, блок сравнени 8, блок уравновешивани 12, сумматор 15, цифроаналоговый преобразователь -16, регистры 17-19, счетчики 25 27, делитель частоты 30, генератор импульсов 31, распределитель импульсов 26, элементы И 22-24, блоки пам ти 28,29. 2 ил. с fB ел со о оо ю СП 4;

Description

Изобретение относитс к автоматике и вычислительной технике и предназначено дл использовани в системах экспресс-обработки измерителей информации.

Целью изобретени вл етс расширение функциональных возможностей путем определени автокоррел ционной функции пор дковых статистик.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг, 2 - блок-схема блока управлени .

Устройство (фиг. 1) содержит группу цифроаналоговых преобразователей 1, группу сумматоров 2, группу цифро- аналоговых преобразователей 3, группу компараторов 4, группу элементов управлени и входом Пуск распреде- элементов ИЛИ 7, блок 8 сравнени , содержащий делитель 9 напр жени , цифроаналоговый преобразователь 10 и компаратор 11; блок 12 уравновешивани , содержащий блок 13 управлени и цифроаналоговый преобразователь 14, Кроме того, устройство содержит сумматор 15, цифроаналоговый преобразователь 16, регистры 17-19, триггер 20, мультиплексор 21, элементы 22-25, счетчик 25, распределитель 26 импульсов, счетчик 27, блоки 28,29 пам ти, делитель 30 частоты, генератор 31 импульсов, выходы 32,33 устройства.

выходные коды счетчика 25 импульсов и регистра 17 одинаковы;

счетчик 27 импульсов обнулен; на выходе логического элемента ,И 24 установлен уровень логического нул ;

на цифровом выходе устройства и выходе регистра 18 установлен код, JO соответствующий нулевому напр жению на аналоговом выходе 32 устройства. Устройство начинает свою работу с запуска генератора 31 импульсов. I период. В первом цикле этого 15 периода измер етс текущее значение г-й пор дковой статистики Zf,(t). В конце первого цикла импульс Конец преобразовани устанавливает на Q-вьгходе D-триггера 20 потенциал 20 логической единицы. При этом на выходе мультиплексора 21 устанавливаетс выходной код счетчика 25 импульсов , соответствующий единичному коэффициенту передачи цифроаналоговых 25 преобразователей 3; блок 28 пам ти переводитс в режим записи информации с выхода сумматора 15 iiо адресу, определ емому потенциалом Q-выхода D-триггера 20 (например, в чейки с 30 номером адреса 2).

По заднему фронту импульса Конец преобразовани измен етс на единицу содержимое счетчика 27 импульсов. После этого измен етс потенциал

Блок 12 управлени (фиг. 2) содер-35 выходе логического элемента И 24,

жит регистр 34, группу элементов

И 35, элемент ИЛИ 36, элемент НЕ 37.

Устройство работает следук цим образом.

запрещающий прохождение импульсов с выхода логического элемента И, 22 на вход установки режима блока 28 пам ти . Блок пам ти устанавливаетс в 40 режим считывани информации. На

Перед началом работы блоки устройства наход тс в следующем состо нии

распределитель 26 содержит программу своей работы в течение одного цикла;

на Q-выходе D-триггера 20 - потенциал логической единицы;

чейки блока 29 пам ти обнулены;

блоки 28 и 29 наход тс в режиме считывани информации; .

на выходе блока 28 - код, соответствующий единичному коэффициенту передачи умножающих цифроаналоговых преобразователей 1;

выходной код регистра 17, определ ющий единичный коэффициент передачи умножающих цифроаналоговых преобразователей 3, установлен на выходе мультиплексора 21;

на цифровом выходе устройства и выходе регистра 18 установлен код, соответствующий нулевому напр жению на аналоговом выходе 32 устройства. Устройство начинает свою работу с запуска генератора 31 импульсов. I период. В первом цикле этого периода измер етс текущее значение г-й пор дковой статистики Zf,(t). В конце первого цикла импульс Конец преобразовани устанавливает на Q-вьгходе D-триггера 20 потенциал логической единицы. При этом на выходе мультиплексора 21 устанавливаетс выходной код счетчика 25 импульсов , соответствующий единичному коэффициенту передачи цифроаналоговых преобразователей 3; блок 28 пам ти переводитс в режим записи информации с выхода сумматора 15 iiо адресу, определ емому потенциалом Q-выхода D-триггера 20 (например, в чейки с номером адреса 2).

выходе логического элемента И 24,

запрещающий прохождение импульсов с выхода логического элемента И, 22 на вход установки режима блока 28 пам ти . Блок пам ти устанавливаетс в режим считывани информации. На

цифровых входах цифроаналоговых преобразователей 1 установлен код значени г-й пор дковой статистики Z(t), По заднему фронту импульса Конец преобразовани с некоторой задержкой осуществл етс запись данных () из блока 29 в регистр 18 (например, из чеек с адресом 1). Напр жение на выходе цифроаналого- вого преобразовател 16 равно нулю. На Q-выходе D-триггера 20 потенциал логической единицы сохран етс в течение k циклов первого периода. Блок 28 находитс в режиме считывани информации в течение этих циклов.

После прекращени действи импульса Конец преобразовани начинаетс второй цикл.

В конце второго цикла по переднему фронту импульса Конец преобразовани осуществл етс запись выходного кода сумматора 15:

.( 1

г (о)

YV Y7+ Z,(t,)Z(t,+0),

где Zp(t), Zp(t;+ o) - значени r-й

пор дковой статистики в моменты времени t и t, +t, в чейки блока 29 пам ти с номером 1

По заднему фронту импульса Конец преобразовани измен етс на единицу содержимое счетчика 27 импульсов; блок 29 устанавливаетс в режим считывани информации из чеек с номером 2; с некоторой задержкой производитс запись данных ( 0) в регистр 18 из блока 29. Далее на 1ина- етс третий цикл.

Работа устройства в третьим и в течение последующих k-2 циклов происходит так же, как и во втором . В конце k+1-го цикла работы устройства в момент по влени импульса Конец преобразовани выходной код сумматора 15 соответствует значению

.W

(о

., Z,(t,)Z(t,+k)+Y ° .

Этот код по переднему фронту импульса Конец преобразовани заноситс в блок 29 в чейки с адресом k

В этом же цикле по заднему фронту импульса Конец преобразовани измен етс на единицу содержимое счетчика 27 импульсов, на счетном выходе которого по вл етс перепад напр жений , измен ющий на единицу содержимое счетчика 25 импульсов. На выходе логического элемента И 24 по вл етс потенциал логического нул , запрещающий изменение режима работы блока 29 (блок 29 переводитс в режим считывани информации- из чеек с адресным номером 0), но раз- решающий изменение режима работы блок 28 пам ти. Под воздействием перепада выходного напр жени логического элемента на Q-выходе D-триг- гера 20 устанавливаетс потенциал логического нул . По заднему фронту импульса Конец преобразовани с некоторой временной задержкой происходит запись данньпс из чеек блока 29 пам ти с адресом О в регистр 18. В это врем на выходе мультиплексо

10

15

20

25

30

35

40

45

50

5

ра 21 устанавливаетс код регистра 17, соответствующий единичному коэффициенту передачи умножающих цифро- аналоговых преобразователей 3 (). Такой же код устанавливаетс на выходе блока 28, работающего в режиме считывани информации из чеек с адресом 1. Напр жение на выходе 32 устройства равно нулю. На цифровом выходе 33 устройства устанавливаетс выходной код регистра 18. Указанна выше ситуаци k+1-го цикла имеет место в конце первого периода.

it период. Так как на цифровых входах цифроаналоговых преобразователей 3 и 1 установлены коды, соответствующие единичному коэффициенту передачи, то в первом цикле второго (а также любого из L периодов работы системы) периода измер етс значение г-й пор дковой статистики ). При по влении импульса Конец преобразовани на Q-выходе D-тригге- ра 20 устанавливаетс потенциал логической единицы. Блок 28 переводитс в режим записи информации с выхода сумматора 15 в чейки с адресом 2. На выходе мультиплексора 21 устанавливаетс код, соответствующий состо нию счетчика 25, соответствующий коэффициенту передачи цифроана- логовых преобразователей 3 (). Это значение поддерживаетс , как и код значени Zp(t), неизменным в течение периода.

По заднему фронту импульса Конец преобразовани измен етс на единицу содержимое счётчика 27 импульсов. После этого измен етс потенциал на выходе логического элемента И 24, запрещающий прохождение импульсов с выхода логического элемента И 22 на вход установки режима блока 28. Блок 28 устанавливаетс в режим считывани информации из чеек-с адресом 2. По заднему фронту импульса Конец преобр азовани с некоторой временной задержкой осуществл етс запись данных (Y ) из чеек блока 29 с номером адреса I в регистр 18. На выходе цифроаналогового преобразовател 16 устанавливаетс выходное напр жение, значение которого соответствует Y, . В конце второго цикла по переднему фронту импульса Конец преобразовани осуществл етс запись выходного кода сумматора 15, соответствующего значению

с)

+(z,(t)z()-Y; ).k

4

где ,

в чейки блока 29 с номером 1. Далее работа устройства организуетс по тому же правилу, что и в последующих циклах первого периода. В конце k+1-го цикла второго периода в чейки блока 29 с номером k заноситс код следующего значени :

k

yi;4(ZXt),+kC)-Yf)

k к Vt-гЧ -7. к

Работа устройства в течение L периодов осуществл етс по тем же правилам , что в первом и во втором периодах .

С увеличением номера периода измен етс значение k.

Импульс Конец преобразовани , по вившийс в конце k+1-го цикла L-ro периода, измен ет содержимое счетчика 27 импульсов, на счетном выходе которого .одновременно по вл етс перепад напр жений, измен ющий содержимое счетчика 25 импульсов, на счетном выходе которого по вл етс перепад напр жений, запрещающий работу генератора 31 импульсов. Происходит останов устройства, в k чейках блока 29 содержатс значени оценок автокоррел ционной функции г-й пор дковой статистики, при этом .

Claims

Формула изобретени

Устройство дл определени автокоррел ционной функции, содержащее распределитель импульсов, триггер, регистры, отличающеес тем, что, с целью расщирени функциональных возможностей путем определени автокоррел 1щонной функции пор дковых статистик, в него введены генератор импульсов, группа из N сумматоров, две группы из N цифроана логовых преобразователей, группа из N компараторов, группа из N триггеров , группы из N злементов И-НЕ и ИЛИ, блоки пам ти, делитель частоты, делитель напр жени , сумматор, мультиплексор , элементы И, счетчики, цифроаналоговые преобразователи, блок управлени , содержащий регистр, группу злементов И, элемент.ИЛИ, элемент НЕ, вход которого подключен к первому выходу распределител импульсов, выход элемента НЕ соеди .

10

15

20

25

-

363254

йен с первым входом элемента ИЛИ блока управлени , выход которого подключен к входу установки в О регистра блока управлени , выход i-ro разр да которого () соединен с первым входом i-ro элемента И группы, вторые входы которых объединены и подключены к второму выходу распределител импульсов, (Н+1)-й выход, регистра блока управлени соединен с вторым входом элемента ИЛИ блока управлени и входом Пуск распределител импульсов, D-вход и вход синхронизации регистра блока управлени подключены соответственно к выходу компаратора и к выходу делител частоты, выход i-ro элемента И группы соединен с входом i-ro разр да первого цифроаналогового преобразовател , тактовый вход которого подключен к третьему выходу распределител импульсов, вход синхронизации которого объединен с входом делител частоты и соединен с выходом генератора импульсов, вход Стоп которого подключен к выходу переполнени первого счетчика, информационный вход которого соединен с первым входом мультиплексора, второй вход которого подключен к выходу первого регистра, входы устройства подключены к информационным входам цифроанало- говых преобразователей первой группы , входы задани коэффициента передачи объединены и соединены с выходом первого блока пам ти, информационный вход которого объединен с информационным входом второго блока пам ти и подключен к выходу сумматора , первый вход которого объединен с входом второго цифроаналогового преобразовател и соединен с выходом второго регистра, информационный вход которого подключен к выходу второго блока пам ти, адресный вход которого соединен с выходом второго счетчика и объединен с входом первого элемента И, выход которого подключен к инверсному входу второго элемента И и к первому входу третьего элемента И, выход которого подключен к входу считывани первого блока пам ти, вход записи которого объединен с управл ющим входом мультиплексора и с D-входом триггера и подключен к инверсному выходу триггера, пр мой выход которого соединен с вторым входом третьего элемента И, третий вход

30

35

40

45

50

55

которого объединен с входом установки в О триггера, счетным входом второго счетчика, вторым входом второго элемента И, входом записи второго регистра и подключен к выходу (N+1)-го разр да регистра блока управлени , счетный вход первого счетчика соединен с выходом второго счетчика , выход i-ro цифроаналогового преобразовател первой группы подключен к первому входу i-ro сумматора группы, вторые входы сумматоров объединены и соединены с выходом второго цифроаналогового преобразовател , выход i-ro сумматора группы подключен к информационному входу i-ro цифроаналогового преобразовател второй группы, входы задани коэффициента передачи цифроаналого- вых преобразователей второй группы объединены и соединены с выходом мультиплексора, выход i-ro цифроаналогового преобразовател второй группы подключен к информационному входу i-ro компаратора группы, входы задани порогов компараторов группы объединены и соединены с выходом первого цифроаналогового преобразоконец прго5ра о1ани

Уст.,0

37

JS

ОтЬлоках

QmSjiaxoS

(риг. г

Составитель И. Мухин Редактор А, Маковска Техред М.Моргентал

Заказ 520 . Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

вател , выход i-ro компаратора подключен к первым входам i-ro элемента ИЖ группы и i-ro элемента И-НЕ группы, вторые входы элементов И-НЕ группы объединены и соединены с четвертым выходом распределител импульсов , п тый выход которого подключен к входам установки в О

0 триггеров группы, выход i-ro элемента И-НЕ группы соединен с входом установки в О i-ro триггера группы , пр мой выход которого подключен к второму входу i-ro элемента ИЛИ груп5 пы, вьгкод которого соединен с i-м входом делител напр жени , выход которого подключен к информационному входу компаратора, вход задани порога которого соединен с выходом третьего

0 цифроаналогового преобразовател , вход которого подключен к выходу третьего регистра, выход компаратора соединен с входом начальной установки распределител импульсов, вы-

5 ходы элементов И группы подключены к одноименным разр дам второго входа сумматора, выход второго элемента И соединен с входом записи второго блока пам ти.

J

кВлоку л

к бшу б

Корректор С.Шекмар