SU970626A1 - Устройство дл цифрового управлени @ -фазным преобразователем - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО УПРАВЛЕНИЯ m-ФАЗНЫМ ПРЕОБРАЗОВАТЕЛЕМ

Изобретение относитс  к электротехнике , в частности к. устрюйствам дл  управлени  полупроводниковыми вентильными преобразовател ми. Известно устройство дл  управлени  m -фазным преобразователем, которое содержит генератор импульсов, подключенный к тактовым счетчикам, которые логическими выходами соединены с дешифраторами , к другим входам которых подключены информационные выходы реверсивных счетчиков 1 . Однако данное построение устройства дл  управлени  требует формировани  мат риц дешифраторов на весь диапазон регулировани , т.е. на все состо ни  счетчиков , что обусловливает недостаточную надежность и завышенный -объем матриц дешифраторов. Наиболее близким к предлагаемому по технической сущности  вл етс  устройств дл  управлени  преобразователем, которо содержит генератор импульсов, подключенный к тактовому счетчику, логическвМИ выходами подключенному к дешифраторам сдвигаемых последовательностей импульсов , к другим входам которых подключены информационные выходы информационного блока, включающего в себ  реверсивный счетчик, управл ющий дешифратор , триггер знака, элементы И и до полнительньА реверсивный счетчик, управл кицне выходы информационного блока соединены с управл кшшми входами коммутатора , к которому подключены выходы дешифраторов сдвигаемьхх последовательностей , кроме того, устройство содержит дешифратор неодвигаемых последовательностей , подключенный к логическим выходам тактового счетчика 121 , Однако известное устройство содерзкит м дешифраторов сдвигаемых последовательностей , матрица каждого из которых набрана на одну зону регулировани , на которью разбит весь диапазон регулировани . Кроме того, дешифратор несдвигаемых последовательностей импульсов при таком построении подключен ко всем триггерам тактового счетчика, вьщел5Ш констнтуенты единицы, соответствующие каждым значени м коэффициента заполнени . Указанное построение приводит к увеличению объема матриц, отличаетс  аппаратурной избыточностью и ввиду разброса параметров дешифраторов нечетким смешением фаз относительно друг друга. Цель изобретени  - упрощение устройства дл  управлени  и повьпиение его надежности. Поставленна  цель достигаетс  тем, что устройство дл  управлени  m -фазным преобразователем снабжено дополнительным счетчиком с гг входами и с разр дностью п , удовлетвор ющей условию 2 м , причем счетный вход дополнительного счетчика соединен с выходом старшего разрада тактового счетчика, выходы - с управл ющими входами коммутатора и дешифратором несдвигаемых последовательностей, а управл51ющие выходы управл ющего дешифратора подключены к входам дешифратора сдвигаемых последовательностей. На чертеже представлено устройство дл  управлени . Предлагаемое устройство содержит генератор 1 импульсов, соединенный с тактовым счетчиком 2, своими логическими выходами подключенным к дешифратору 3 сдвигаемьгх последовательносте Последний выход 4 счетчика 2, представ л ющий собой выход триггера старшего разр да, подключен к логическому входу дешифратора 5 несдвигаемых последова .тельностей. К информационным входам 6-8 дешифратора 3 подключены информационные выходы информаиио1шого блок 9, содержащего реверсивный счетчик 10 с выходом 11, по вление сигшзла на котором определ ет предельное значение зоны регулировани , т.е. 1/м . Вход 12 сложени  и вход 13 вычитани  соединены с блоком 14 управлени . Одновременно ЭТИ входы подключены через, триггер 15 знака к элементам 16 и 17 И, другие входы которых подключены к вьпсоду 11 реверсивного счетчика 10. Выходы элементов 16 и 17 И подключены к входу 18 вычитани  и входу 19 сложени  дополнительного реверсивного счетчика 20 который логическими выходами подключе к управл ющему дещифратору 21, выходами по числу м подключенному к б о .ку 22 согласовани . Кроме тогчэ, эти же вькходы подключены к дешифратору 3 несдвигаемых последовательностей, выход которого подключен к коммутатору 22. К коммутатору 22 также подключены логические вькоды по числу i« дополнительного счетчика 23, соединенные также с входами дешифратора 5 несдвигаемых импульсов. Устройство работает следующим образом . Первоначально счетчики 2, 10, 20 и 23 и триггер 15 устанавливаютс  в исхбДное состо ние. Исходным состо нием дл  счетзика 23  вл етс  такое, при котором один из его выходов разрешает подачу импульса в первую фазу. При поступлении импульсов с генератора 1 импульсов на тактовый счетчик 2 его триггеры измен ют свои состо ни , в соответствии с КОТОРЫМИ пвоичные колы поступают на дешифратор 3. Генератор 1 работает с частотой ф частота переключени  тиристоров). После заполнени  счетчика 2 на его выходе 4 по вл етс  импульс, который, поступа  на дешифратор 5 несдвигаемых последовательностей, по вл етс  на первом его выходе, по которому следует на тиристоры первой фазы. При предлагаемом построении устройства дешифратор 5 значительно упрощен, так как в нем содержатс  лишь м элементов И, к одним входам которых подключены соответствующие выходы счетчика 23 и выход счетчика 2. После второго заполнени  счетчика 2 сигнал по выходу 4 проходит на его второй выход, поступа  во вторую фазу и после м -го заполнени  номера на Af-oM выходе. Последующие его заполнени  привод т к повторению последовательности подачи несдвигаемых импульсов в фазы преобразовател . После поступлени  с блока 14 управлени  одного сигнала по входу 12 сложени  информационного блока 9 на имбющийсй в нем реверсивный счетчик. 10 триггеры его занимают, первое состо ние. Сигнал, поступающий на вход 12 сложени , одновременно через триггер 15 поступает на один вход элемента 17 И, Учитьша , что дополнительный рзверсивньй счетчик 20 находитс  в исходном состо нии, которое определ ет собой piaspemeHHe регулировайи  в первой зоне, с первого выхода управл ющего дешифратора 21 разрешающий сигнал посту1гает на коммутатор 22 corrtacoйани  и на дешифратор 3 сдвигаемьсх последовательностей . Этот сигнал позвол ет вьщёл ть в дешифраторе 3 коды, поступающие со счетчика 2, соответствующие первой зоне регулировани . При совпадении состо ний счетчика 2 с состо ни ми счетчика 10 на выходе дешифратора 3 по вл етс  импульс, который, поступа  на блок 22 согласовани , проходит в первую фазу преобразовател  со смете- 5 ншм во времени относительно импульса, прошедшего по первому входу дешифратора 5, на величину шага дискретизации периода переключени  тиристоров. Одновременно измен етс  состо ние дополни- ю тельного счетчика 23, тем самым сигналом на его выходе разреша  подачу импульсов с дешифратора 5 и коммутатора 22 во вторую фазу (во второй канал управлени ).15

По мере последуюших заполнений счетчика 2 происходит изменение состо ний счетчика 23 и, соответственно, поочередна  подача импульсов в фазы преобразовател  (в каналы управлени ). После подачи импульсов в w-ую фазу проадхо-, дит сброс счетчика 23 в исходное состо ие и последуюшее повторение циклов

О О О О

1 1 1 1

. 1 1 1 1

N

подачи импульсов в фазы преобразовател 

со смещением во времени на вел{га111у JL -т м

При достижении коэффициентом заполнени  предельного значени  зоны регулировани , что происходит при подаче импульсов управлени  с блока 14 управлени  по входу 12 сложени  на реверсивный счетчик Ю информационного блока 9 с выхода 11 счетчика 10 сигнал поступает на другой вход элемента 17 И, через который далее следует на вход 18 сложени  дополнительного реверсивного счетчика 2О, Этот счетчик измен ет свое состо щие, измен   двоичный код, подаваемый на 21 управлени . В данном случае на втором выходе дешифратора 21 управлени  информационного блока 9 по$юл етс  управл${кмций сигнал, который поступает на блок 22 согласовани  и 3, выдел   признак второй зоны регулировани .

О

О О 1 1

о 1

1 О

2 3

1

о о 1

о 1 о

8 9 10 11

1 о о 1

1 о 1 о 1 12 13 14 15

Claims (2)

1 TaKffivi признаком  вл етс  по вление единицы в третьем разр де, т.е. :младшие разр ды во второй, как и в последую щих зонах, повтор ют свои состо ни  (см. таблицу). В известном техническом решении матрица каждого дешифратора набираетс  на все состо ни  младших разр дов,  вл ющиес  общими дл  всех зон. В дешифратор 3 дополнительно к первой зоне вводитс  лишь по одному характерному гризнаку с каждой зоны регулировани . Этот признак вводитс  по входам, подключенным к выходам управл ющего дешифратора 21. Такое подключение дает возможность обеспечить регулирование в пределах одной зоны (при подаче одного признака), а подачу импульсов управлени  в. пределах зоны регулировани  в другие фазы со смешением во времени на i/t Т обеспечива ет введение дополнительного счетчика 2 заполнение которого происходит на каждой позиции регулировани  при подаче сигнала в и -ую фазу. Таким образом , введение дополнитель ного счетчика, входом св занного с выхо дом тактового .счетчика, а выходами с дешифратором несдвигаемых последовательностей и блоком согласовани , и под ключение входов дешифратора сдвигаемы последовательностей к выходам управл ю щего дешифратора информационного блока 9 позвол ет исключить из устройства (гл -1) дешифраторов сдвигаемых последовательностей и упростить дешифратор нёсдвигаемых последовательностей. Формула изобретени  Устройство дл  цифрового уп эавлени  уЦ--фазным преобразователем, включающим главные и коммутирующие тиристоры , содержашее. задающий генератор, подключенный к входу тактового счетчика , логические выходы которого соединены с логическими входами дешифратора сдвигаемых последовательностей иьшуль- сов, к информационным входам которого подключены информационные выходы первого реверсивного счетчика, выходы дешифратора сдвигаемых последовательностей импульсов подключены к информационным входам коммутатора, выходы которого предназначены дл  подключени  к комму тирующим тиристорам, входы первого реверсивного счетчика соединены с блоком управлени , один из выходов первого реверсивного счетчика подключен к одним входам элементов И, другие входы которых подключены к соответствующим раздельным выходам триггера знака, два раздельных Ъхода триггера знака соединены соответственно с входами первого реверсивного счетчика, выход первого элемента И подключен к суммирующему входу второго реверсивного счетчика, выход второго элемента И подключен к вычитающему входу второго реверсивного счетчика, кшформационные выходы которого соединены с входами управл ющего дешифратора, управл ющие выходы которого по числу фаз подключены к управл ющим , входам коммутатора, логический выход старшего разр да тактового счетчика подключен к входу дешифратора несдвигаемых последовательностей импульсов , выходы которого предназначены дл  подключени  к главным тиристорам, отличающеес  тем, что, с целью упрошени  и повьшхени  надежности , оно снабжено дополнительным счетчиком с м выходами и разр дностью п , удовлетвор ющей условию , причем счетный вход дополнительного счетчика соединен с выходом старшего разр$ща тактового счетчика, выходы - с управл ющими входами коммутатора и дешифратором несдвигаемых последовательностей, а а управл ющие вьрсоды управл ющего дещифратора подключены к входам дешифратора сдвигаемых последовательностей . . Источники информации, прин тые во внимание при кэкспертизе 1.Авторское свидетельство СССР № 424290, кл. Н 02 Р 13/16, 1971.

2.Авторское,свидетельство СССР № 695473,-кл. Н 02 Р 13/16, 1977.