SU613504A1 - Делитель частоты с переменным коэффициентом делени - Google Patents

Description

1

Изобретение относитс  к имиульсиой технике и может найти широкое примеиение в устройствах вычислительной техники при построении синтезаторов частоты и блоков опорной частоты.

Известен делитель частоты с переменным коэффициентом делени , содержащий рекуррентный регистр сдвига, дешифратор состо ний этого регистра, последовательный регистр сдвига, 2/г вентилей, п элементов И, п переключателей на т положений каждый и л блоков переноса (где   - число разр дов делител , а т-число разр дов последовательного регистра сдвига), блок контрол  последовательности операций и блок сброса и повторного заиуска 1.

Однако в таком устройстве частое принудительное обиуленне и новторный зануск регистров ограничивают быстродействие схемы.

Кроме того, применение двух регистров и управление их работой (блок сброса и повторного запуска и блок контрол  последовательности операций) и применение дешифратора , раснлифровываюш;его л состо ний, усложн ют это устройство.

Наиболее близким по технической сущности  вл етс  делитель с переменным коэффициентом делени , содержащий регистр и переключатели , входы которых соединены с источником напр жени , а выходы с потенциальными входами элементов И, импульсные входы которых объединены и св заны со входом делител , а выходы их поразр дно нодсоединены к установочным входам триггеров регистра, выход которого в свою очередь через элемент задержки и блок управлени  подключен к другим установочным входам триггеров регистра 2. Быстродействие схемы этого устройства

также ограничено, что св зано, во-первых, с прнменением элемента задержкн, во-вторых, с тем, что в делителе ио каждому импульсу входной частоты происходит суммирование ноказаний «-разр дного регистра с л-разр дным двоичным кодом, имеющимс  на выходах элементов И, и по каждому импульсу выходной частоты происходит дополнительное суммирование показаний регистра с заранее выбранным л-разр дным двоичным кодом . Таким образом, быстродействие делител  определ етс  суммой задержек импу.тьса в 2л разр дах регистра и в элементе задержки . Такое устройство сложно по конструкции, что св зано с примененнем регистра, выиолн ющего функцию «-разр дного сумматора.

Целью изобретени   вл етс  увеличение быстродействи  и повышение надежности работы устройства. Дл  этого в делитель частоты с переменным коэффициентом деленн , содержащий

регистр и переключатели, входы которых подключеиы к шинам единичного и нулевого уровн , введены блок начальной установки и разрешени  счета и дешифратор, одни входы которого соединены с выходами разр дов регнстра, другие входы - с выходами нереключателей , а выход - с элементом обратной св зн регистра, установочные и тактовые входы разр дов которого нодключены к выходам блока начальной установки и разрешени  счета, один из входов которого подключен к входной шине, а другне входы соединены с выходами переключателей.

На чертеже изображена структурна  электрическа  схема делител  частоты с переменным коэффнцнентом.

Устройство состонт из регистра 1, в состав которого входит п разр дов 2 и элемент 3 обратной св зи, дешифратора 4, п переключателей 5 и блока 6 начальной установки и разрешеии  счета.

Каждый переключатель 5 нмеет два положени . Первые входы нереключателей 5 подсоединены к шинам 7 единичного уровн , вторые - к шинам 8 нулевого уровн . В зависимости от положени  переключател  5 на выходе его можно нолучнть либо еднинчный, либо нулевой уровень. На выходах переключателей 5 в зависимости от их положений мол1но получать любой л-разр дный двоичный параллельный код.

В устройстве используетс  рекуррентный регнстр сдвига, который с тактовым импульсом, поступаюшим на него, измен ет свое состо ние, начина  с начального, в онределенпой последовательности, определ емой элементом 3 обратной св зи и выбором соединеннй этого элемента с разр дами 2 регнстра 1. Через некоторое число тактов, ностуннвших на регистр 1, последний вновь припимает свое начальное состо нне, носле чего цикл изменени  состо ний регистра 1 повтор етс . Число тактов одного цикла зависит от ностроенн  рекуррентного регнстра 1, но не более 2, так как регнстр 1 максимально может нрни ть 2 состо ний.

Неред началом работы делител  нереключатели 5 неревод тс  в положени , соответствующие устанавлнваемому коэффициенту делени . Двоичный параллельный код с выходов переключателей 5 через блок б записываетс  Б разр ды 2 регистра 1 и подаетс  на дешифратор 4. Носле этого блок 6 начинает пропускать на тактовые входы регистра 1 импульсы, ноступаюгцие на вход делител , частота которых подлежит делению. Эти тактовые импульсы измен ют состо нне регистра

1но определенному циклу, завис ш,ему от построени  этого регистра. Состо ние разр дов

2регистра 1 контролируетс  дешифратором 4. В момент совиаденн  кода, наход щегос  в разр дах 2 регистра 1, с кодом, подаваемым на входы дешифратора 4 нереключател 1ми 5, на выходе дешифратора 4 возникает нмпульс совпадени . Нри иоступленни этого импульса па элемент обратной св зи регистр 1 переходит в состо пие, отличное от того состо ни , которое он должен прин ть в соответствнн со свонм циклом. Нри этом цикл изменений состо ний регистра 1 укорачиваетс . Каждый раз носле нрохождени  т тактовых импульсов регистр 1 нрнннмает свое начальное состо нне, совнадающее с кодом на выходах переключателей 5, и на выходе дешифратора 4, одновременно  вл ющимс  выходом всего устройства, выдел етс  нмпульс совпаденн . Таким образом, на выходе устройства но вл ютс  импульсы с частотой в т раз меньшей частоты следовани  нмнульсов на входе устройства. Мен   ноложенне переключателей 5, можно получить любое число тактовых импульсов, осуществл ющих один цикл нзмененн  состо ний регистра 1, в пределах от 1 до 2.

1ем самым можно нолучить любой коэффициент делени  частоты в пределах от 1 до 2.

Форм у л а н 3 -О б р с т е а и  

Делитель частоты с перемепным коэффициентом делени , содержащий регистр и переключатели , входы которых подключепы к шннам единичного и нулевого уровн , отличающийс  тем, что, с целью увеличени  быстродействи  и новышени  надежности работы устройства, в него введены блок начальной установкн и разрешенн  счета н дешифратор , одни входы которого соединены с выходами разр дов регистра, другие входы - с выходами переключателей, а выход - с элементом обратной св зи регистра, установочные и тактовые входы разр дов которого иодключены к выходам блока начальной установкн и разрешени  счета, один из входов которого нодключен к входной шине, а другне входы соедннены с выходами переключателей .

Источники информации, прин тые во вниманне при экспертизе

1.Авторское свидетельство СССР №427479, кл. Н ОЗК 23/00, 1974.

2.Авторское свидетельство СССР Ла 334643, кл. Н ОЗК 23/02, 1972.