SU1365071A1 - Цифровой генератор - Google Patents
Цифровой генератор Download PDFInfo
- Publication number
- SU1365071A1 SU1365071A1 SU864087544A SU4087544A SU1365071A1 SU 1365071 A1 SU1365071 A1 SU 1365071A1 SU 864087544 A SU864087544 A SU 864087544A SU 4087544 A SU4087544 A SU 4087544A SU 1365071 A1 SU1365071 A1 SU 1365071A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- counter
- generator
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к специализированным средствам цифровой вычислительной техники дл формировани сложных функций времени и может быть использовано при исследовани х трактов и систем передачи, приема и обработки низкочастотных сигналов. Цель изобретени - расширение функциональных возможностей генератора за счет упрощений перестройки. Генератор содержит блок 1 управлени , счетчик 2, триггер 3, первый регистр 4 сдвига, первый элемент И 5, второй элемент И 6, первый элемент ИЛИ 7, второй регистр 8 сдвига, элемент 9 задержки, генератор 10 опорных тактовых импульсов, схему 11 сравнени , делитель-формирователь 12 импульсов, второй элемент ИЛИ 13, третий элемент ИЛИ 14, коммутатор 15, третий элемент И 16, четвертый элемент И 17, формирователь 18 импульса , синхронизирующий выход 19, выход 20. Поставленна цель достигаетс за счет введени счетчика 2, триггера 3, четырех элементов И 3, 6, 16, 17, схемы 11 сравнени , второго регистра 8 сдвига, формировател 18 импульса, двух элементов ИЛИ 13, 14, коммутатора 15, генератора 10 опорных тактбвых импульсов, элемента 9 задержки, делител -формировател 12 импульсов. 3 ил. (Л оо 05 СП
Description
13
Изобретение относитс к специализированным средствам цифровой вычислительной техники дл формировани сложных функций времени.
Цель изобретени - упрощение генератора .
На фиг. 1 приведена структурна схема предлагаемого генератора; на фиг. 2 - эпюры сигналов, по сн ющие работу генератора; на фиг. 3 - реализаци блока управлени .
Генератор содержит блок 1 управлени , счетчик 2, триггер 3, первый регистр 4 сдвига, первый элемент И 5 второй элемент И 6, первый элемент ИЛИ 7, второй регистр 8 сдвига, элемент 9 задержки, генератор опорных тактовых импульсов (ГОТИ) 10, схему
11сравнени , делитель-формирователь
12импульсов, второй элемент ИЛИ 13, третий элемент ИЛИ 14, коммутатор 15, третий элемент И 16, четвертый элемент И 17, формирователь 18 импулса , синхронизирующий выход СИ 19, выход 20.
Генератор работает следующим образом .
В исходное состо ние генератор приводитс сигналом Сброс (эпюра 1 подаваемым с первого выхода блока 1 управлени на установочные входы счетчика 2, триггера 3 и регистра 8. При этом во всех разр дах счетчика 2 устанавливаютс логические О, на пр мом и инверсном выходах триггера 3 устанавливаютс соответственно логические 1 и О (эпюры 2 и 3), в первом разр де регистра 8 устанавливаетс логическа 1, в осталь- ных разр дах - логические О (эпюра 4). Элементы И 5 и 6 закрыты. Состо ние других элементов генерато ра произвольно. На выходах 19 и 20 генератора - нулевые уровни (эпюры 5 и 6).
Работа генератора начинаетс по управл ющему импульсному сигналу Пуск (эпюра 7), который поступает с второго выхода блока 1 управлени на первый вход первого элемента ИЛИ 7 и далее на установочный вход регистра 4, на вход элемента 9 задержки и на синхронизирующий вход ГОТИ 10, По переднему фронту сигнала Пуск осущестЬл етс синхронизаци ГОТИ 10 и разр шаетс поступление опорных тактовых импульсов в дели- т«. ль-ф|п мироп,гте11ь 12, а во всех
Q
g
о
5
Q ...
5
5
0
1
разр дах регистра 4, выходы ,1х подключены к соответствующим пходлм предустановки счетчика 2 и пертзым входам схемы 11 сравнени , устанан- ливаетс исходный уровень логической 1. Сигнал Пуск, задержанный элементом 9 задержки (эпюра 8), поступает на первый вход второго элемента ИЛИ 13 и далее на информационный вход счетчика 2, в который по переднему фронту задержанного сигнала Пуск поступает также на первый вход третьего элемента ИЛИ 14 и далее на сдвигающий вход регистра 8 и сигнальный вход первого элемента И 5 (эпюры 9).
По переднему фронту задержанного импульса Пуск информаци в регистре 8 сдвигаетс на один разр д, при этом единичный уровень, установившийс во втором разр де, подаетс с вы- ,хода этого разр да на управл ю1цие |входы элементов 5 и 6 и открывает их. в первый разр д регистра 8 заноситс информаци с того разр да данного регистра, который подключен через коммутатор 15 к его информационному входу. Подключение определенного разр да в цепь обратной св зи регистра 8 осуществл етс коммутатором 15 согласно коду управл ющего сигнала, который поступает на управл ющий вход коммутатора 15 с шестого выхода блока 1 управлени . Так, например, если период повторени Т установлен равным длительности формируемого сигнала Тс(Тг, Т;., непрерывна генераци ) , то в цепь обратной св зи включаетс первый разр д генератора В, если Т 2Tj., то второй разр д и т.д. Сигнал Пуск с выхода третьего элемента ИЛИ 14 поступает через открытьй первый ключ 5 на синхронизирующий выход 19 генератора (эпюра 5), определ момент начала формировани сигнала, который по вл етс на выходе второго элемента И 6 (эпюра 6) ,
Счетчик 2 по первому ТИ (эпюра 10), поступившему на его счетный вход с выхода ТИ делител -формировател 12, выдает импульс переполнени (эпюра 11), который определ ет окончание вычислени первого полупериода первого периода формируемого сигнала и поступает на счетный вход четвертого ключа и первый управл ющий вход делител -формировател 12. По передне 136
му фронту это1 о импульса информаци с регистра А снова заноситс в счетчик 2, определ начало вычислени второго полупериода первого периода формируемого сигнала, и разрешаетс формирование ТИС делителем-формирователем 12 (эпюра 12) и их поступление на сигнальный вход третьего элемента И 17. Одновременно триггер 3 измен ет свое состо ние (эпюры 2 и 3). Единичный уровень с инверсного выхода триггера 3 подаетс на информационный вход этого же триггера и на управл ющий вход третьего элемента И 17, разреша прохождение ТИС на сдвигающий вход регистра 4 (эпюра 13).
ТИ и ТИС формируютс из опорных тактовых импульсов, поступающих в делитель-формирователь с выхода ГОТИ 10. При этом ТИС формируютс и поступают на выход по импульсу переполнени счетчика 2 в виде пачки импульсов. Количество импульсов в пачке определ етс управл ющим сигналом , подаваемым на третий управл ющий вход делител -формировател 12 с четвертого выхода блока 1 управлени Вид управл ющего сигнала определ ет- с видом заданной модулирующей функции частоты формируемого сигнала. Так, например, если модулирующа функци (закон изменени частоты формируемого сигнала) имеет вид у 1/х, то в отдельной пачке содержитс только один ТИС, если модулирующа функци имеет вид у 1/х% то в отдельной пачке содержитс 2 ТИС и т.д. При этом длительность пачки с максимальным числом ТИС меньше периода следовани ТИ. Частота Г., следовани ТИ определ етс верхней частотой Fj формируемого сигнала (Г 2Гц) и устанавливаетс соответствующим управл ющим сигналом, подаваемым с третьего выхода блока 1 управлени на второй управл ющий вход делител - формировател 12.
При поступлении пачки ТИС информаци в регистре 4 сдвигаетс по каждому ТИС на один разр д в сторону старших разр дов, младшие разр ды при этом заполн ютс нул ми. При поступлении второго ТИ (эпюра 10) счетчик 2 снова выдает импульс переполнени (эпюра 11), который определ ет окончание вычислени первого периода и начало вычислени первого полупери
д g
„ 5 о
5
0
5
0
5
ода второго период;) формируемогг сигнала (эпюры 2 и 3). По переднему фронту импульса переполнени в счетчик 2 заноситс информаци нового состо ни регистра 4, а на инверсном выходе триггера 3 устанавливаетс уровень логического О (эпюра 3), перемещающий проход ТИС, через третий элемент И 17 в регистр 4.
При поступлении последующих ТИ счетчик 2 измен ет свое состо ние от кода, предварительно записанного с регистра 4, до состо ни переполнени , когда снова вьщаетс импульс переполнени , по которому в счетчик 2 заноситс информаци с регистра 4, на пр мом выходе триггера 3 устанавливаетс нулевой уровень (эпюра 2), определ ющий окончание вычислени первого полупериода второго периода формируемого сигнала, на инверсном выходе триггера 3 устанавливаетс единичный уровень (эпюра 3), разрешающий проход ТИС через элемент И 17, в регистр 4. Количество ТИ, необходимое на данном этапе работы генератора , определ етс видом заданной модулирующей функции.
При поступлении последующих ТИ счетчик 2 вычисл ет второй полупериод , а информаци в регистре 4 сдвигаетс дгшьше в сторону старших разр дов в соответствии с поступившим числом ТИС. Новое состо ние регистра 4 после сдвига информации определ ет код начальной установки счетчика 2 и соответствует длительности следующего полупериода формируемого сигнала .
Работа счетчика 2, триггера 3, элемента И 17 и регистра 4 продолжаетс в описанном пор дке до момента совпадени кода состо ни регистра 4 с кодом управл ющего сигнала, который соответствует заданной длительности формируемого сигн ала и подаетс с п того выхода блока 1 управлени на первые входы схемы 11 сравнени , на вторые входы которой поступает код состо ни регистра 4. При совпадении кодов (что происходит во врем вычислени второго полупериода последнего периода формируемого сигнала заданной длительности) схема 11 сравнени вьдает сигнал (эпюра 14), который поступает на формирователь 18 и управл ющий вход четпертого элемента И 16, По переднему фронту
5136
.этого сигнала открываетс элемент И 16, а формирователь 18 выдает импульс (эпюра 15), который через первый элемент ИЛИ 7 устанавливает регистр 4 в исходное единичное состо ние . По окончанию вычислени последнего полупериода импульс переполнени с выхода счетчика 2 заносит исходную информацию с регистра 4 в счетчик 2, а также поступает через открытый элемент И 16 (эпюра 16) и третий элемент ИЛИ 14 (эпюра 9) на сигнальный вход элемента И 5, на сдвигающий вход регистра 8 и на уста ковочный вход схемы 11 сравнени .
Данный Импульс проходит на выход СИ 19 генератора и определ ет окончание формировани первой реализации сигнала (сигнальной посылки) и момент начала формировани следующей реализации (сигнальной посылки) сигнала (эпюры 5 и 6), По переднему фронту этого импульса информаци в регистре 8 сдвигаетс на один разр д в сторону старших разр дов, в результате чего логическа 1 из второго разр да переходит в третий (эпюра 4) информаци из первого разр да переходит во второй разр д, а в первый разр д заноситс информаци из разр да , который подключен через коммутатор 15 к информационному входу регистра 8. При этом, если во втором разр де регистра 8 оказываетс уровень логической 1 то элементы ИЗ и 6 открываютс (или остаютс открытыми ) , разреша поступление на выходы 19 и 20 генератора синхроимпульсов СИ и формируемых сигналов, в противном случае элементы И 5 и 6 закрываютс , запреща проход СИ и формируемых сигналов на выходы генератора . Период поступлени СИ и формируемых сигналов на выходы генератора устанавливаетс при этом кратным длительности реализации Т j- формируемых сигналов, т.е. Тп 1, где 1 - коэффициент кратности - определ ет номер разр да регистра 8, подключаемого через коммутатор 15 к информаци- онному входу этого же регистра.
Таким образом, на выходе счетчика 2 за врем формировани отдельной реализации сигнала по вл етс последовательность из целого числа М - 2() импульсов переполнени , где N - количество разр дов в регистре 4 и счетчике 2, К - количество
16
ТИС в одной пачке дл заданной модулирующей функции формируемого сигнала .
0
Q g
5
0
5
Claims (1)
- Формула изобретениЦифровой генератор, содержащий первый регистр сдвига, первый элемент ИЛИ, генератор опорных тактовых импульсов, блок управлени , причем выход сигнала запуска блока управлени подключен к входу синхронизации генератора опорных тактовых импульсов и первому входу первого элемента ИЛИ, выход которого подключен к установочному входу первого регистра сдвига, отличающийс тем, что, с целью упрощени генератора , он содержит счетчик, схему сравнени , -второй регистр сдвига, коммутатор , триггер, формирователь импульса , элемент задержки, два элемента ИЛИ, четыре элемента И, делитель-формирователь импульсов, причем выход генератора опорных тактовых импульсов подключен к информационному входу делител -формировател импульсов, выход тактовых импульсов сдвига которого подключен к первому входу первого элемента И, выход которого подключен к входу управлени сдвигом первого регистра сдвига, выход которого подключен к входу параллельного приема информации счетчика и первому входу схемы сравнени , второй вход которой подключен к въкоцу задани длительности формируемого сиг- кала блока управлени , выход сброса , которого подключен к входам установки счетчика, триггера и второго регистра сдвига, выход которого подключен к входу коммутатора, управл ющий вход которого подключен к выходу управлени коммутацией блока управлени , выход управлени частотой тактовых импульсов которого подключен к соответствующему входу управлени делител -формировател импульсов, выход тактовых импульсов которого подключен к счетному входу счетчика, управл ющий вход которого подключен к выходу второго элемента ИЛИ, первый вход которого и первый вход третьего элемента ИЛИ через элемент задержки подключены к выходу сигнала запуска блока управлени , выход управлени количеством импульсов сдвига котороJLЫJLфиг. 2KM „CSpOCBb/xodb/
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864087544A SU1365071A1 (ru) | 1986-05-20 | 1986-05-20 | Цифровой генератор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864087544A SU1365071A1 (ru) | 1986-05-20 | 1986-05-20 | Цифровой генератор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1365071A1 true SU1365071A1 (ru) | 1988-01-07 |
Family
ID=21245227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864087544A SU1365071A1 (ru) | 1986-05-20 | 1986-05-20 | Цифровой генератор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1365071A1 (ru) |
-
1986
- 1986-05-20 SU SU864087544A patent/SU1365071A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1103426, кл. G 06 F 1/02, 1983. Авторское свидетельство СССР № 951280, кл. G 06 F 1/02, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1365071A1 (ru) | Цифровой генератор | |
SU1073896A1 (ru) | Устройство дл фазировани электронного стартстопного регенератора | |
SU843301A1 (ru) | Устройство формировани сигнала кадровойСиНХРОНизАции | |
SU1085006A1 (ru) | Приемное устройство циклового фазировани | |
SU1131034A2 (ru) | Цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала | |
SU892680A1 (ru) | Устройство дл формировани переменных временных интервалов | |
SU1150731A1 (ru) | Импульсный генератор | |
SU1548866A1 (ru) | Синхронизатор приемной части телевизионной системы | |
SU760430A1 (ru) | Селектор импульсоё 1 | |
SU1510105A1 (ru) | Устройство дл передачи и приема данных | |
SU840900A1 (ru) | Устройство дл делени | |
SU930625A1 (ru) | Селектор импульсов по периоду следовани | |
SU758546A2 (ru) | Устройство дл генерировани тактовых импульсов | |
SU1150738A1 (ru) | Формирователь пачек импульсов | |
SU1256159A1 (ru) | Генератор псевдослучайных чисел | |
SU1034162A1 (ru) | Устройство дл формировани серий импульсов | |
SU1095220A1 (ru) | Устройство дл передачи и приема дискретных сообщений | |
SU1753615A1 (ru) | Устройство дл передачи информации | |
SU1088052A1 (ru) | Устройство дл передачи и приема сигналов телеуправлени | |
SU1160563A1 (ru) | Устройство для счета импульсов | |
RU2033640C1 (ru) | Устройство для передачи и приема сигналов точного времени | |
SU1172053A1 (ru) | Устройство синхронизации по циклам | |
SU767747A1 (ru) | Устройство дл формировани синхроимпульсов | |
SU917313A1 (ru) | Генератор импульсов с программным управлением | |
SU1361555A1 (ru) | Сигнатурный анализатор |