SU1086542A1 - Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем - Google Patents

Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем Download PDF

Info

Publication number
SU1086542A1
SU1086542A1 SU813268694A SU3268694A SU1086542A1 SU 1086542 A1 SU1086542 A1 SU 1086542A1 SU 813268694 A SU813268694 A SU 813268694A SU 3268694 A SU3268694 A SU 3268694A SU 1086542 A1 SU1086542 A1 SU 1086542A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
link
outputs
block
Prior art date
Application number
SU813268694A
Other languages
English (en)
Inventor
Анатолий Яковлевич Калиниченко
Original Assignee
Всесоюзный Научно-Исследовательский Институт Вагоностроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный Научно-Исследовательский Институт Вагоностроения filed Critical Всесоюзный Научно-Исследовательский Институт Вагоностроения
Priority to SU813268694A priority Critical patent/SU1086542A1/ru
Application granted granted Critical
Publication of SU1086542A1 publication Critical patent/SU1086542A1/ru

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

Изобретение относитс  к электротехнике и может быть использовано дл  управлени  вентильными преобразовател ми посто нного тока.
Известно устройство дл  цифрового управлени  m-фазным преобразователем , содержеццее тактовый и реверсивный счетчики, подключенные соответственно 2п и 2п2 логическими выходами к m-дешифраторам сдвигаемых последовательностей импульсов по зонам Г13.
Однако данное устройство содержит m дешифраторов сдвигаемых последовательностей импульсов по зонам, которые работают со смещением во времени на 1/м,Т, что приводит к увеличению объема устройства и к снижению его надежности.
Наиболее близким к изобретению .  вл етс  устройство дл  управлени  преобразователем, содержащееп -разр дный тактовый счетчик, подключенный одними разр дами к сдвигаемому звену, выполненному на элементах И, информационное звено которого подключено к другим, старшим разр дам тактового счетчика и к выходам блока выделени  признака зоны, выходы информационного блока подключены к переключающему блоку, элемент ИЛИ, подключенный к выходам сдвигаемого звена дешифратора 23.
Такое построение устройства дл  управлени  требует формировани  сдвгаемых импульсов в пределах одной зоны регулировани , которые повтор ютс  с другими признаками зоны, что при большой разр дности счетчиков и небольшом количестве фаз приводит также к завышенному объему матрицы сдв 1гаемого звена дешифратора и соответственно к снижению надежности.
Целью изобретени   вл етс  повышение надежности устройства дл  управлени .
Поставленна  цель достигаетс  тем, что устройство дл  цифрового управлени  снабжено блоком выделени  звена регулировани , состо щим из элемента ИЛИ и двух элементов И, подключенных к входам упом нутого элемента ИЛИ, причем одни входы элементов И блока вг деленн  звена регулировани  подключены к выходу элемента ИЛИ, другие входы подключены к разр ду,предшествующему старшим разр дам тактового счетчика , а выход элемента ИЛИ блока выделени  звена регулировани  подключен к третьим входам элементов И информационного звена дешифратора.
На фиг.1 представлены таблица и диафрагма, по сн ющие работу предошгаемого устройства; на фиг.2 предлагаемое устройство.
Устройство (фиг.2) содержит задающий блок 1 с реверсивным счетчиком 2, содержащим триггеры 3 и 4 и входы 5 и 6 сложени  и вычитани . Выходы реверсивного счетчика подключены к одним входам сдвигаемого эвена 7 , к другим входам которого подключены разр ды 8 и 9 тактового счетчика 10, содержащие также разр д 11, определ ющий собой .звено регулировани , и разр ды 12 и 13, определ ющие собой зону регулировани  . Задающий блок 1 также соединен с блоком 14 выделени  признака зоны. Выходы сдвигаемого звена 7 соединены с основным элементом 15 . ИЛИ, выход которого подключен к одним входамэлементов 16 и 17 И блока 18 выделени  звена регулировани  , к другим входам которых подключены выходы разр да 11 счетчика 10.Выходы элементов 16 и 17 И подклчены к дополнительному элементу 19 ИЛИ, который соединен своим выходом с одними входами элементов 20-23 и информационного звена 24, к другим входам подключены соответственно разр ды 12 и 13 счетчика 10 и по одному выходу блока 14 выделени  зоны регулировани . Звено 24 имеет выходы 25 - 28, по которым следуют сдвигаемые импульсы по зонам на переключающий блок (не показан |.
Устройство(применительно к четырем фазам ) работает следующим образом .
Первоначально работа происходит (сдвиг импульсов ) с помощью первой зоны регулировани  (фиг.1), о чем подаетс  сигнал с задающего блока 1 на блок 14 выделени  зоны регулировани . С блока 14 подаетс  потенциальный сигнал на один из элементов И блока 24, которьй подключает выход 25, по которому следуют импулсы в пределах регулировани  первой зоны.
При подаче одного или нескольких сигналов на вход 5 (фиг.2) сложени  реверсивного счетчика 2 блока 1 в пределах первой зоны регулировани  (0-7 состо ни , фиг.1), триггеры 3 и 4 занимают соответствующие сост ни  , в соответствии с которыми двоичные коды поступают на сдвигаемое звено 7 дешифратора. По мере поступлени  импульсов от тактового генератора (не показан | на тактовый счетчик 10 его триггеры также измен ют свои состо ни ;
Учитыва , что первоначально регулирование идет в пределах первой зоны, признак которой 0-0 (состо ний V и IV триггеров )и в пределах первого звена регулировани , признак которого О (состо ни  ф триггера), при совпадении состо ний триггеров 4 и 3, 8 и 9 на выходе элемента 15 ИЛИ по вл ютс  импульсы , которые через элемент 17 И и
через элемент 19 ИЛИ поступают на один вход элемента 20 И блока 24. На другие входы этого элемента И поступают сигналы с разр дов 12 и 13, которые позвол ют выделить первую зону и обеспечить шаг дискретизации периода, соответствующий п тиразр дным cчeт -икaм.
При совпадении всех этих сигналов в элементе 20 И на переключаю.щий блок (не показано) поступают импульсы с частотой, превышающей частоту переключени  тиристоров фазы в 4 раза (в М раз). В переключающем блоке происходит поочередное подключение всех фаз. При достижени 5-го состо ни  (фиг 1) происходит изменение признака звена регулировани - на 1. При этом реверсивный счетчик возвращаетс  в исходное состо ние . При очередных циклах заполнени  вноьь происходит заполнение тактового счетчика 10, а учитыва , что при таком признаке звена повторение состо ний 0-4 триггеров II О соответствует регулировани в пределах 5-7 ступеней, продолжаетс  регулирование в пределах первой зоны при поступлении импульсов элемента 15 ИЛИ уже через элемент 16 И блока 18 выделени  звена.
При достижении предельного значени  зоны регулировани  (7-е состо ние ) и при переходе на 8-е состо ние происходит переход на вторую зону регулировани , при котором происходит изменение признака зоны на 0-1, а состо ни  0-3 триггеров в пределах звена регулировани  вновь повтор ютс . В этом случае в блоке 14 происходит изменение информационного признака звена, что позвл ет подать уже сигнал на один вход элемента 21 И блока 24 и соответственно на выход 26. Это обеспечивает регулирование коэффициента заполнени  тиристорного регул  ора в пределах второй зоны регулировани  при поочередном изменении звена регулировани , обеспечива  сдвиг лишь двум  триггерами, т.е. неоднократно испульзу  состо ни  0-3 (фиг.1).
По мере последующего поступлени  импульсов управлени  на вход 5 сложени  счетчика 2 происходит последовательное увеличение коэффициента заполнени  при последовательном изменении зон регулировани  по мере достижени  предельного значени  зоны с непрерывным повторением ступеней регулировани  в пределах звена регулировани  при достижении предельного значени  звена регулировани .
При поступлении сигналов на вход 6 вычитани  операции повтор ютс  в обратной последовательности, что приводит к уменьшению коэффициента
заполнени .
Таким образом, обеспечива  изменение коэффициента заполнени  во
всем диапазоне, использу  лишь состо ни  одного звена регулировани  и выдел   признак звена и признак зоны(Представл етс  возможность упростить устройство и повысить его надежность.
Так (фиг.1), при таком построении устройства дл  управлени  не требуетс  формирование матрицы на состо ни , очерченные пунктирной линией , т.е. матрица сдвигаемого звена набираетс  лш1ь на 2/ni состо ний i

Claims (1)

  1. (57 ) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО УПРАВЛЕНИЯ hl-ФАЗНЫМ ТИРИСТОРНЫМ ИМПУЛЬСНЫМ ПРЕОБРАЗОВАТЕЛЕМ, содержащее тактовый счетчик, подключенный младшими разрядами к первым входам элементов И сдвигаемого звена по числу фаз, первые входы элементов И по числу фаз информационного звена подключены к старшим разрядам тактового счетчика, вторые входы - к выходам блока выде- ления признака зоны, выходы элементов И информационного эвена подключены к переключающему блоку, элемент ИЛИ, подключенный к выходам элементов И сдвигаемого звена, к вторым входам элементов И которого подключены выходы реверсивного счетчика, отличающееся тем, что с целью повышения надежности, оно дополнительно снабжено блоком выделения эвена регулирования, состоящим из элемента ИЛИ и двух элементов И, подключенных к входам упомянутого элемента ИЛИ, причем одни входы элементов И блока выделения эвена регулирования под- β ключены к выходу элемента ИЛИ, дру- (g 'гие входы подключены к разряду, предшествующему старшим разрядам тактового счетчика, а выход элемея!та ИЛИ блока выделения звена регулирования подключен к третьим входам элементов И информационного звена.
SU813268694A 1981-04-09 1981-04-09 Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем SU1086542A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813268694A SU1086542A1 (ru) 1981-04-09 1981-04-09 Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813268694A SU1086542A1 (ru) 1981-04-09 1981-04-09 Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем

Publications (1)

Publication Number Publication Date
SU1086542A1 true SU1086542A1 (ru) 1984-04-15

Family

ID=20950806

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813268694A SU1086542A1 (ru) 1981-04-09 1981-04-09 Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем

Country Status (1)

Country Link
SU (1) SU1086542A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельствр СССР №706003, кл. Н 02 р 13/16, 1979. 2. Авторское свидетельство СССР по за вке 3238430/24-07, кл. Н 02 Р 13/16, 1981. *

Similar Documents

Publication Publication Date Title
SU1086542A1 (ru) Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем
US4139840A (en) Ladderless D/A converter
SU970626A1 (ru) Устройство дл цифрового управлени @ -фазным преобразователем
SU858202A1 (ru) Устройство дл цифрового управлени тиристорным импульсным преобразователем (его варианты)
SU470805A1 (ru) Делительное устройство
SU1156032A1 (ru) Многофазный импульсный стабилизатор напр жени
SU884151A1 (ru) Счетчик импульсов
US3965466A (en) Digital display
SU497591A1 (ru) Дискретное устройство дл последовательного усреднени
SU1347112A1 (ru) Устройство дл управлени регул тором переменного напр жени со звеном повышенной частоты
SU752738A1 (ru) Способ управлени работой тиристоров -фазных широтно-импульсных преобразователей посто нного тока
SU1231495A1 (ru) @ -Разр дный распределитель импульсов
SU1003351A1 (ru) Счетчик с параллельным переносом
SU1476461A1 (ru) Устройство дл изменени @ -разр дного двоичного числа
SU809155A1 (ru) Преобразователь двоичного кода вдВОичНО-дЕС ТичНый и дВОичНО-дЕС -ТичНОгО B дВОичНый
SU1188728A1 (ru) Устройство дл реализации булевых функций
SU1062703A1 (ru) Формирователь адреса
SU1159165A1 (ru) Преобразователь параллельного кода в последовательный
SU1363481A1 (ru) Преобразователь кодов
SU736340A1 (ru) Дискретное устройство дл управлени широтно-импульсными преобразовател ми
SU999140A1 (ru) Преобразователь кодов
SU1370782A1 (ru) Делитель частоты следовани импульсов
SU1076950A1 (ru) Регистр сдвига
SU1182667A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1765895A1 (ru) Устройство дл преобразовани двоичного унитарного кода в полный двоичный код