SU1156032A1 - Многофазный импульсный стабилизатор напр жени - Google Patents
Многофазный импульсный стабилизатор напр жени Download PDFInfo
- Publication number
- SU1156032A1 SU1156032A1 SU833669993A SU3669993A SU1156032A1 SU 1156032 A1 SU1156032 A1 SU 1156032A1 SU 833669993 A SU833669993 A SU 833669993A SU 3669993 A SU3669993 A SU 3669993A SU 1156032 A1 SU1156032 A1 SU 1156032A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- pulse
- bit
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
МНОГОФАЗНЬЙ ИМПУЛЬСНЬЙ СТАБИЛИЗАТОР НАПРЯЖЕНИЯ, содержащий силовую цепь, выполненную в виде N параллельно включенных силовых преоб разовательных чеек, входом и выходом подключенных соответственно к входным и выходным выводам, и блок управлени , состо щий из генератора синхроимпульсов, k-разр дного кодирующего узла, .N-разр дного регистра сдвига, универсального N-разр дного регистра, N триггеров управлени , N логических элементов 2И-НЕ, двух формирователей тактовых импульсов, двух формирователей строб-импульсов, источника опорного напр жени , аналогового узла сравнени , формировател импульсов синхронизации широтно-импульсного модул тора, выполненного из W-разр дного двоичного счетчика, формировател строб-импуль сов, формировател пилообразного напр жени , г.спомогательный источник питани блока управлени , при этом аналоговый узел сравнени одним из входов подключен к источнику опорного напр жени , другим - к выходному выводу стабилизатора, а выходом - к одному из входов широтно-импульснего модул тора, другой вход которого подключен к формирователю импульсов синхронизации широтно-импульсного модул тора, выход пшротно-импульсного модул тора подключен к информационному входу N-разр дного регистра сдвига и через первый формирователь строб-импульсов - к информационным входам универсального М-разр дно о регистра и к входу установки в ноль первого формировател тактовых импульсов, выход которого подключен к входу синхронизации режима последовательного приема информации универсального N-разр дного регистра , а вход - к входу второго форми (Л ровател тактовых импульсов, выход которого подключен к входу синхронизации N-разр дного регистра сдвига и через второй формирователь стробимпульсов - к первым входам N логических элементов 2И-НЕ, вторые входы которых соединены с соответствующими выходами универсального N-разр дного Сл регистра, каждый выход N-разр дного О5 регистра сдвига подключен к входу О синхронизации соответствугацего тригсо to гера управлени , установочные входы которых подключены к выходу соответствунщего логического элемента 2И-НЕ, выходы триггеров соединены с Управл ющими входами соответствующих силовых преобразовательных чеек, отличающийс тем, что, с целью повышени технологичности, в него введен мультиплексор на k-информационных и р-адресных входов, причем выход мультиплексора подключен к входам первого и второго формирователей тактовых импульсов каждый из
Description
р-адресных входов соединен с соответствующим выходом кодирующего узла установки числа фаз, а каждьм из k-информационных входов подключен к соответствующему выходу W-разр дного двоичного счетчика, вход которого соединен с вьЕходом генератора синхроимпульсов .
Изобретение относитс к электротехнике и может быть использовано в качестве источников электропитани электротехнической и радиоэлектронно аппаратуры.
Известен многофазньш импульсный стабилизатор напр жени , содержащий силовой узел, выполненный в виде N параллельно включенных преобразовательных чеек, и- блок управлени , включающий в себ генератор синхроимпульсов , формирователь импульсов синхронизации широтно-имиульсного модул тора, N -разр дный регистр сдвига , универсальньй Н разр дньй регистр сдвига, два формировател тактовых импульсов, М триггеров управлени , N логических элементов 2И-НЕ, источник опорного напр жени , узел сравнени , широтно-импульсный модул тор D3
Недостатками данного стабилизатора вл ютс ограниченные функционалхэные возможности и низка экономичность вследствие того,что не обеспечиваетс работоспособность стабилизатора при изменении числа преобразовательных чеек без дополнительных затрат на разработку и изготовление вновь спроектированного многофазного устройства .
Наиболее близким по техьсической сущности к изобретению вл етс многофазньй импульсный стабилизатор, содержащий силовую цепь, выполненную в виде N параллельно включенных силовых преобразовательных чеек, кажда из которых может быть выполнена по любой из известных схем импульсного преобразовани электрической энергии , и блок управлени , состо щий из генератора синхроимпульсов, k-раз р дного кодирующего устройства, И-разр дного регистра сдвига, универсальнрго N разр дного регистра, N триггеров управлени , N логических элементов 2И-НЕ, двух формирователей
тактовых импульсов, двух формирователей строб-импульсов, источника опорного напр жени , э налогового узла сравнени , формировател импульсов синхронизации щиротно-импульсного модул тора, выполненного -разр дного двоичного счетчика, формировател строб-импульсов, формировател пилообразного напр жени , при этом аналоговый узел сравнени одним из входов подключен к источнику опорног . напр жени , другим - к выходу стабилизатора , а выходом - к одному из входов широтно-импульсного модул тора , другой вход которого подключен к формирователю импульсов синхронизаци широтно-импульсного модул тора, выход широтно-импульсного модул тора подключен к информационному входу К-разр дного регистра сдвига и через второй формирователь строб-импульсов - к информационным входам универсального N разр дного регистра и к входу установки в ноль второго формировател тактовых импульсов, выход которого подключен к входу . синхронизации режима последовательного приема информации универсального Ь разр дного регистра, а вход к входу первого формировател TaKYoвых импульсов, выход которого подключен к входу синхронизации N разр дного регистра сдвига и через первьй формирователь строб-импульсов к входам N логических элементов 2И-Н каждьм выход универсального М разр дного регистра подключен к входу синхронизации соответствующего триггера управлени , к выходам которых подключены входы силовых преобразовательных чеек {2 ,
Недостатком известного стабилизатора вл етс низка технологичность вследствие того, что изменение числа параллельно работакнцих преобразовательных чеек приводит к изменению частоты коммутации в отдельно вз той силовой преобразовательной чейке. Сохранение частоты коммутации требует изготовлени перестраиваемого генератора синхроимпульсов и дополнительных подстроечных операт ий. Цель изобретени - повышение технологичности . Поставленна цель достигаетс тем что в многофазньй импульсньй стабилизатор напр жени , содержащий силовую цепь, выполненную в виде К параллельно включенных силовых преобразовательных чеек, входом и выходом подключенных соответственно к входным и выходнь м вьшодам питани , и блок управлени , состо щий из генератора синхроимпульсов,k -разр дного кодирукщего узла, И -разр дного регистра сдвига, универсального N -разр дного регистра, N триггеров управлени , М логических элементов 2И-НЕ, двух формирователей тактовых импульсов, двух формирователей строб-импульсов, источника опорного напр жени , аналогового узла сравнени , формировател импульсов синхронизации широтно-импульсного модул тора, выполненного из и-разр дного двоичного счетчика, формировател строб-импульсов, формировател пилообразного напр жени , вспомогательный источник питани блок управлени , при этом аналоговый узел сравнени одним из входов подключен, к источнику опорного напр жени , другим - к выходному выводу стабилизатора , а выходом - к одному из входов широтно-импульсного модул тора,- друго вход которого подключен к формирователю импульсов синхронизации широтноимпульсного модул тора, выход широтно-импульсного модул тора подключен к информационному входу N -разр дного регистра сдвига и через первый формирователь строб-импульсов - к информационным входам универсального N -pas р дного регистра и к входу установки в ноль первого формировател тактовых импульсов, выход которого подключен к входу синхронизации режима последовательного приема информации универсального N -разр дного регистра а вход - к входу второго формировател тактовых импульсов, выход которого подключен к входу синхронизации N-раз р дного регистра сдвига и через второй формирователь строб-импульсов к первым входам М логических элементов 211-НЕ, вторые входы которых соединены с соответствующими выходами универсального N -разр дного регистра, каждый выход N-разр дного- регистрасдвига подключен к входу синхронизации соответствук цего триггера управлени , установочные входы которых подключены к выходу соответствующего логического элемента 2И-НЕ, выходы триггеров соединены с управл ющими входами соответствукндих силовых преобразовательных чеек, введен ьгультиплексор наk -информационных и р-адресных входов, причем вькод мультиплексора подключен к входам первого и второго формирователей тактовых импульсов, каждый из р-адресных входов соединен с соответствующим выходом кодирующего узла установки числа фаз, а каждый из k -информационных входов подключен к соответствукнцему выходу W-разр дного двоичного счетчика , вход которого соединен с выходом генератора синхроимпульсов. На фИг.1 приведена схема многофазного импульсного стабилизатора; на фиг,2 - эпюры напр жений. Стабилизатор содержит подключенные к входным выводам питани 1 М силовых преобразовательных чеек 2, выходы которых подключены к выходные, выводам 3 параллельно или последовательно , блок управлени 4. Блок управлени содержит генератор синхроимпульсов 5, первый 6 и второй 7 формирователи тактовых импульсов, первьш 8 и второй 9 формирователи строб-импульсов, формирователь импульсов синхронизации 10 широтно-импульспого модул тора 11, универсальный N -разр дный регистр 12, N -разр дный регистр сдвига 13, источник опорного напр жени 14, аналоговый узел сравнени 15, N логических элементов 2И-НЕ 16, К1 триггеров управлени 17, источник питани 18 вспомогательного напр жени блока уп равлени , кодирующий узел 19, мультиплексор 20 на k -информационных и Р-адресных входах. При этом формирователь импульсов синхронизации широтно-импульсного модул тора содержит -разр дной двоичный счетчик 21, формирователь строб-импульсов 22 и формирователь пилообразного напр жени 23. Генератор синхроимпульсов 5 выходом соединен с входом W -разр дного двоичного счетчика 1. Выходы первого , второго,..., k-го разр дов упом нутого двоичного счетчика 21 соединены.соответственно с первым, вторым, ..., k-м информационным входом мультиплексора 20. Первьй, второй , ...,()-и адресный вхо.-; мультиплексора 20 соединен с первым, вторым , ..,, р -м выходом кодирующего узла 19. Выход IN-разр дного двоичного счетчика 21 подключен к входу формировател строб-импульсов 22, выход которого подключен к входу формировател пилообразного напр же ни 23. Один из выходов широтно-ммпульсного модул тора 11 подключен к выходу формировател 10 ( фо мировател пилообразного напр жени 23), а другой - к выходу узла 15 сравнени . Один из входов узла 15 сравнени подключен к источнику 14 опорного напр жени , а другой - к выходным выводам 3. Выход широтноимпульсного модул тора 11 подключен к выходу первого формировател 8 строб-импульсов и информационному входу N -разр дного регистра 13 сдвига . Выход первого формировател 8 строб-импульсов подключен к входу V выбора режима приема информации универсального -разр дного регистра 12, входу 2 синхронизации режима параллельного приема информации и к информационному входу V, последовательного приема информации, а также к входу установки в ноль первого формировател 6 тактовых импульсов. Выход формировател 6 подключен к входу С( синхронизации режима последовательного приема информации уни-разр дного регистра версального 12. Вход первого разр да универсального N -разр дного регистра 12 подключен непосредственно или через резистор к плюсовой клемме источника вспомогательного напр жени блока уп р влени , остальные (М-О входы., с второго по N-и подключены к минусово клемме источника 18 вспомогательного напр жени блока управлени . .Выходы первого, второго, ... N -г разр дов.регистра 12 подключены к входам синхронизации соответственно первого, второго, ..., N-го триггеров 17, а выходы первого, второго, ..;,N -го разр дов регистра 13 подкл чены к входам соответственно первого второго, ..., N-го логического элемента 2И-11Е 16, другие входы которых подключены к выходу формировател 9 строб-импульсов. Выход первого, второго , ..., N -го логического элемента 2И-НЕ 16 подключен соответственно к входу R первого, второго, ...,N -го триггера 17 управлени , выходы которого подключены,соответственно к входам первой, второй, .;., N -и силовой преобразовательной чейки 2, аD -входы непосредственно или через резисторк плюсовой клемме блока 18 вспомогательного напр жени . Выход мультиплексора 20 подключен к входам формирователей 6 и 7 тактовых импульсов. Выход второго формировател 7 тактовых импульсов подключен к второму формирователю 9 строб-импульсов, входу синхронизации N -разр дного регистра 13 сдвига. В качестве силовой преобразователь ной чейки 2 могут быть использованы работающие в режиме переключений однотактные и двухтактные конверторы, выполненные по любой из известных схем. В качестве формирователей 6 и 7 тактовых импульсов могут быть использованы двоичные счетчики. Все каскады блока 4 управлени (5, 6, 23, фйг.1) питаютс от источника 18 вспомогательного напр жени . Эпюры напр жени (фиг.2), по сн ющие работу многофазного импульсного стабилизатора, представлены следующим образом: d - выход формировател 7 тактовых ймпульс.ов; 8 выходы широтно-импульсного модул то ра 11; о - выход широтно-импульсного модул тора 11; 2 - выход первого разр да N -разр дного регистра 13 сдвига, - выход второго разр да Н-разр дного регистра 13 сдвига б - выход N -го разр да N -разр дного регистра 13 сдвига; -.выход формировател 8 строб-импульсов, выход фop даpoвaтeл 6 тактовых импульсов | U - выход первого разр да универсального N -разр дного регистра 12 К - выход второго разр да универсального N -разр дного регистра 12, л - выход N -го разр да универсального N -разр дного регистра 12 j М - выход формировател 9 с.тробимпульсов н - выход первого триггера 17 управлени , О - выход второго триггера 17 управлени , и - выход N-го триггера 17 управлени ,. Многофазный импульсный стабилизатор работает следующим образом.
С выхода генератора синхроимпульсов 5 напр жение с периодом Т, Т/2
(2Vo,01 k),W 1,2,3...,
rt;W-f-l - разр дность первого 6 и второго 7 формирователей тактовьтх импульсов i k . число информационных входов мультиплексораi N - максимально возможное
число силовых преобразова тельных чеек 2, 1 - требуема точность (%) воспроизведени длительности импульсов выходного сигнала широтно-импульсного модул тора 11 на входе силовых преобразовательных чеек 2, Т - период коммутации силовых преобразовательных чеек 2
поступает на вход первого каскада (Л/-разр дньй двоичный счетчик 21) формировател 10 импульсов синхронизации широтно-импульсного модул тора 11. Выходное напр жение W -разр дного двоичного счетчика 21 с периодом
Т,, 2 VT
воздействует на вход формировател
строб-импульсов 22. В результате форI
мирователь 22 на отрицательный (попожительный ) фронт входного напр жени формирует импульс синхронизации формирователь 23 пилообразного капр жени . В качестве формироватеJl 23 пилообразного- напр жени может ыть использован транзистор с RC-цепочкой . Выходное пилообразное напр жение формировател 23 (эпюра , фиг.2) с периодом Т поступает на один из входов широтно-импульсного модул тора 11. При этом на выходе первогоj второго, ..., L -го разр да Vi-разр дного двоичного счетчика 21 присутствует напр жение соответственно с периодом Т,2 Т., , Т,22Т,. . ., Tk--22Tru .
Выходные сигналы на каждом из р выходов кодирующего устройства 19 могут принимать два значени : или О - низкий уровень напр жени , или 1 - высокий уровень напр жени Это позвол ет устанавливать на выходе кодирующего узла 19 числа в двоичной системе счислени , соответствующие числам i , равным 1,2,..., 1 , в дес тичной системе счислени . Предпо ложим, что на выходе кодирующего устройства 19 соответственно и на
адресных выходах мультиплексора 20 установлено число ... 01 в двоичной системе счислени соответствующее числу 1 в дес тичной системе счислени . Это приводит к по влению на выходе мультиплексора 20 сигнала, посту пакнце го на первьй информационный вход. Так как первый информационньй вход подключен к выходу первого разр да двоичного W -разр дного счетчика
21, то дл периода 1|| выходного напр жени формировател тактовых импульсов 7 справедливо
,,2 2 т/2 Т/2 - -Ч
Формирователи тактовых импульсов 6 и 7 имеют одинаковую разр дность n-V/-k-1, поэтому период Т„. следовани тактовых импульсов на выходе формировател 6 равен Т„ , т.е. Tj,T,,.
При этом период Т следовани импульсов синхронизации широтно-импульсного модул тора 11 больше периодов Тц , Т 2 следовани тактовых импульсов в т раз:
0 , , iW-r-0 k
Т/Т„ Т/Т2, 2 2 К.
Если на выходе кодирующего узла
19установлено число ...010 в двоичной системе счислени , соответствую5 п .ее числу 2 в дес тичной системе счислени , то на выходе мультиплексора
20по вл етс выходной сигнал второго разр да W-разр дного двоичного счетчика 21. Это приводит к изменению
Q периодов Т12 , следовани тактовых импульсов на выходах соответственно первого 6 и второго 7 формирователей причем
о (vv.)
т т 22т 2 Т/2 12 22 ru
При этом указанные периоды Т, и Т.. укладываютс в периоде Т целое число раз:
(W-n-/) (itи) m Т/Т, 2 N/2.
Аналогично, устанавлива на выходе кодирующего устройства число, соответствующее числу k в дес тичной системе счислени , дл периодов Т , 3 следовани тактовых импульсов соответственно на выходе формирователей 6 и 7 получим
k п (W-n-Kl Т,,Т,,2 Тг,2 Т/2 которые укладываюте в периоде Т m j раз: ,2 Таким абразом, изменение на выходе кодирующего узла 19 чисел, равных 1,2,..., приводит к изменению периодов 1 Т следовани тактовых импульсов на выходе формирователей 6 и 7 соответственно. Это позвол ет сформировать WJ равномерно сдвинутых во -времени идентичных сигнала управлени w; силовыми преобразовательными чейками 2: ,,.„.. ,k,. В отличие от прототипа в предлагаемом техническом решении переход от управлени одного количества преобразовательных чеек 2 к другому не приводит к из-менению периода Т синхро низ ации широтно-импульс но го модул тора 11, Очевидно число tn силовых преобразовательных чеек 2 ограничено сверху максимально возможным числом N (при ), а снизу минимально возможным числом 2 (при i k). Соответственно количество разр дов регистров 12 и 13 и триггеро управлени 17 выбираетс из услови обеспечени функционировани максимально возможным числом чеек 2 (), работающих на общую загрузку Рассмотрим работу многофазного стабилизатора при i 1. Пилообразное напр жение 1) п i) с п риодом следовани Т (эпюра 8 , фиг.2 на вькоде формировател и посто нное напр жение выходе схемы сравнени 15 используютс дл формировани на выходе модул тора 11 широтно-модулированного сигнала с длительностью импульсов TU и пери одом Т (эпюра В, фиг.2). Указанный сигнал поступает на информационный вход V, регистра сдвига 13. Запись информации регистром сдвига 13 осуществл етс фронтом 1/О тактовых импульсов (эпюра , фиг.2), поступающи с выхода формировател 7 на вход синхронизации регистра 13. Это обеспечивает по вление у регистра 13 высокого уровн напр жени на выходе первого разр да в момент i 0 (эпюра J , фиг. 2), на выходе второго разр да в момент i Ту,Т (эпюра а фиг.2),..., на выходе Я -го разр да в момент-t ( Н-ОTfl . В общем случае длительность импульсов на выходе регистра 13 (эпюры г , ,е, фиг.2) отличаетс от длительности импульсов на выходе широтно-импульсного модул тора 11 (эпюра о , фиг.2) на величину 06 ut -.. Tn Одновременное присутствие высоких уровней на входах логических элементов 2И-НЕ 16 обеспечивает на входе R триггеров управлени 17 низкий уровень и их установку в ноль. Согласно временным диаграммам напр жений на входе логических элементов (эпюра 7 ,о е,и ,М, фиг.2) на выходе Q первого триггера 17 по вл етс высокий уровень в момент t 0, на выходе второго триггера 17 - в момент i Tn , ..., на выходе N -го триггера 17 - в момент i ( N-O Т п . До момента i -Ху универсальный N-разр дный регистр 12 находитс в режиме последовательного приема информации со сдвигом вправо, так как на входе Vj; выбора режима информации присутствует низкий уровень (эпюра -, фиг.2). Тактовые импульсы с выхода формировател 7 (эпюра а , фиг.2) поступают на вход синхронизации С) регистра 12 и обеспечивают в моменты времени фронта 1/О запись поступающего на информационный вход Vf .шзко го уровн . В момент времени i -t (эпюра Ь , фиг.2) на выходе широтноимпульсного модул тора 11 формируетс низкий уровень напр жени . По фронту 1/О этого сигнала формирователь 8 обеспечивает короткий строб-импульс (эпюра ;, фиг.2), который высоким уровнем устанавливает формирователь (счетчик) 7 по входу R в ноль и регистр 12 по входу V- в режим параллельного приема информации. Так как вход первого разр да подключен к плюсовой шине источника питани 18, а входы с второго по N разр ды подключе ны к минусовой шине источника питани 18, то в момент 1/0 строб-импульса обеспечиваетс запись выходного уровн в первьй разр д регистра 12 и низкого уровн в разр ды с второго по li -и. После окончани строб-импульса формирователь, (счетчик) 7 обеспечивает импульсы с периодом Tf, чина с t : -Ьц ) на входе синхронизации Cj регистра 12, перешедшего в режим последовательного приема информации ,(по информационному входу Vj ). Записанный в момент времени t -it, высокий уровень сохран етс на выходе первого разр да регистра 12 на интервале времени Т (эпюра н , фиг.2). В момент времени t-iy+Tri, совпадающий с фронтом 1/0 поступающих с выхода формировател 6 на вход синхронизации Cj регистра 12 тактовых импульсов (эшора , фиг.2), произойдет запись низкого уровн в первый разр д (эпюра И , фиг.2) регистра 12, так как на входе V присутствует низкий уровень (эпюра ж, фиг.2), а запись высокого уровн - во второй разр д (эпюра , фиг.2). Таким образом у регистра 12 по витс высокий уровень напр жений (с длительностью, равной Т , ) на выходе первого разр да в момент времени i-i, на выходе второго разр да в момент времени tu 5 на выходе N -го разр да в момент времени i-(: (. , , Так как входные цепи регистра 12 подключены к входу синхронизации С триггеров управлени 17, то в указанные
Г
моменты времени фронтом 0/1 происхо дит переключение триггеров управлени 17 (по входу Б присутствует высокий уровень). Формирователи (счетчики) 6 и 7 имеют одинаковую разр дность naW-.k-1 , что обеспечивает формирование ими тактовых импульсов с равным периодом ,Т. , но со сдвигом по фазе, так как начальное состо ние формировател (счетчика) 7 синхронизируетс -в момент времени . В результате на выходе триггеров управлени 17 получаем широтно-модулированные импульсы (эпюры и, о ,р , фиг.2), равные по длительности сигналу на выходе широтно-импульсного модул тора 11. Их сдвиг, во времени на величину Т обеспечивает сдвиг во времени электрических процессов.в силовых преобразовательных чейках 2. В следующие периоды времени процессы повтор ютс аналогично описанному выше . ,
л
Фиг.2
Claims (1)
- МНОГОФАЗНЫЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР НАПРЯЖЕНИЯ, содержащий силовую цепь, выполненную в виде N параллельно включенных силовых преоб разовательных ячеек, входом и выходом подключенных соответственно к входным и выходным выводам, и блок управления, состоящий из генератора синхроимпульсов, k-разрядного кодирующего узла, .N-разрядного регистра сдвига, универсального N-разрядного регистра, N триггеров управления, N логических элементов 2И-НЕ, двух формирователей тактовых импульсов, двух формирователей строб-импульсов, источника опорного напряжения, аналогового узла сравнения, формирователя импульсов синхронизации широтно-импульсного модулятора, выполненного из W-разрядного двоичного счетчика, формирователя строб-импуль сов, формирователя пилообразного напряжения, вспомогательный источник питания блока управления, при этом аналоговый узел сравнения одним из входов подключен к источнику опорного напряжения, другим - к выходному выводу стабилизатора, а выходом - к одному из входов широтно-импульсного модулятора, другой вход которого подключен к формирователю импульсов синхронизации широтно-импульсного модулятора, выход широтно-импульсного модулятора подключен к информационному входу N-разрядного регистра сдвига и через первый формирователь строб-'импульсов - к информационным входам универсального N-разрядноро регистра и к входу установки в ноль первого формирователя тактовых импульсов, выход которого подключен к входу синхронизации режима последовательного приема информации универсального N-разрядного регист- 3 ра, а вход - к входу второго формирователя тактовых импульсов, выход которого подключен к входу синхронизации N-разрядного регистра сдвига и через второй формирователь стробимпульсов - к первым входам N логических элементов 2И-НЕ, вторые входы которых соединены с соответствующими выходами универсального N-разрядного регистра, каждый выход N-разрядного регистра сдвига подключен к входу синхронизации соответствующего триггера управления, установочные входы которых подключены к выходу соответствующего логического элемента 2И-НЕ, выходы триггеров соединены с Управляющими входами соответствующих силовых преобразовательных ячеек, отличающийся тем, что, с целью повышения технологичности, в него введен мультиплексор на к-информационных и р-адресных входов, причем выход мультиплексора подключен к входам первого и второго формирователей тактовых импульсов^ каждый из1 156032 р-адресных входов соединен с соответствующим выходом кодирующего узла установки числа фаз, а каждый из к-информационных входов подключен к соот ветствующему выходу w-разрядного двоичного счетчика, вход которого соединен с выходом генератора синхроимпульсов.1 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833669993A SU1156032A1 (ru) | 1983-12-05 | 1983-12-05 | Многофазный импульсный стабилизатор напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833669993A SU1156032A1 (ru) | 1983-12-05 | 1983-12-05 | Многофазный импульсный стабилизатор напр жени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1156032A1 true SU1156032A1 (ru) | 1985-05-15 |
Family
ID=21091942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833669993A SU1156032A1 (ru) | 1983-12-05 | 1983-12-05 | Многофазный импульсный стабилизатор напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1156032A1 (ru) |
-
1983
- 1983-12-05 SU SU833669993A patent/SU1156032A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 1019413, кл. G 05 F 1/56, 1981. 2. Авторское свидетельство СССР по за вке № 3510218/24-07, кл. G 05 F 1/56, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1156032A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
RU2216850C1 (ru) | Цифровой модулятор для преобразователя частоты асинхронного электродвигателя | |
US3940596A (en) | Dynamic logic counter | |
SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
SU1123085A1 (ru) | Блок управлени многофазным импульсным стабилизатором | |
US3309693A (en) | Electrical signalling systems | |
SU1265743A1 (ru) | Многофазный импульсный стабилизатор | |
SU1183949A1 (ru) | МНОГОФАЗНЫЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР напряжения | |
SU892735A1 (ru) | Двоичный счетчик | |
SU1213525A1 (ru) | Формирователь длительности импульсов | |
SU1302255A1 (ru) | Многофазный импульсный стабилизатор | |
SU1285602A1 (ru) | Устройство формировани блочного балансного троичного кода | |
SU1136296A1 (ru) | Устройство дл управлени шаговым двигателем | |
SU1354403A1 (ru) | Генератор линейного напр жени | |
SU1401589A1 (ru) | Преобразователь код-временной интервал | |
SU1385232A1 (ru) | Цифровой генератор качающейс частоты | |
SU813706A1 (ru) | Устройство управлени ключевым гЕНЕРАТОРОМ | |
SU1086542A1 (ru) | Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем | |
SU1073872A1 (ru) | Устройство дл управлени @ -фазным шаговым двигателем | |
SU372685A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ДИСКРЕТНОЙ ИНФОРМАЦИИ В ШИМ-СИГНАЛ | |
SU748865A1 (ru) | Преобразователь кода взаимоисключающих двоичных сигналов в импульсные широтно-модулированные сигналы | |
SU1231495A1 (ru) | @ -Разр дный распределитель импульсов | |
SU932507A1 (ru) | Функциональный генератор | |
SU1143294A1 (ru) | Цифроаналоговый преобразователь | |
SU508927A1 (ru) | Преобразователь двоичного кода вовременной интервал |