SU1265743A1 - Многофазный импульсный стабилизатор - Google Patents
Многофазный импульсный стабилизатор Download PDFInfo
- Publication number
- SU1265743A1 SU1265743A1 SU853899872A SU3899872A SU1265743A1 SU 1265743 A1 SU1265743 A1 SU 1265743A1 SU 853899872 A SU853899872 A SU 853899872A SU 3899872 A SU3899872 A SU 3899872A SU 1265743 A1 SU1265743 A1 SU 1265743A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- pulse
- inputs
- bit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к,вторичным источникам питани радиоаппаратуры . Целью изобретени вл етс расширение функциональных возможностей многофазного импульсного стабилизатора путем обеспечени возможности работы с различным числом силовых преобразовательных чеек. Цель достигаетс тем, что первый информагщонный вход мультиплексора 22 соединен с минусовой шиной источника питани 18 блока 4 управлени , а второй, третий, N-й информационные входы подключены соответственно к второму, третьему, ..., N-му выходам дешифратора 13. При этом выход мультиплексора 22 соединен с входом установки. в О т-разр дного двоичного счетчика 19 формировател 10 импульсов синхронизации широтно-импульсного модул тора 11. 3 ил.
Description
Изобретение относитс к электротехнике и может быть использовано в качестве источников электропитани электротехнической и радиоэлектронной аппаратуры различного назначени Целью изобретени вл етс расширение функциональных возможностей путем обеспечени возможности работы с различньрм числом силовых преобразовательных чеек.
На фиг. 1 приведена схема многофазного импульсного стабилизатора напр жени на фиг.2 - временные диаграммы, по сн ющие их работу с N силовьми преобразовательными чейкa шl на фиг, 3 - временна диаграмма , по сн кйца работу многофазных стабилизаторов напр жени с 7 и 12 силовыми преобразовательными чейками.7
Многофазный импульсньй стабилизатор посто нного напр жени содержит источник t питани , подключенный к N силовым преобразовательным фазам 2, выходные цепи которых подключены к наьгрузке 3 параллельно или последовательно , и блок 4 управлени . Блок 4 управлени содержит генератор 5 синхроимпульсов, первый б и второй 7 формирователи тактовых импульсов, первый 8 и второй 9 формирователи строб-импульсов, формирователь 10 импульсов синхронизахцш широтно-импульсного модул тора, широтно-импульсный модул тор 11, универсальный М-разр дный регистр 12 сдвига, дешифратор 13, источник 14 опорного напр жени , 15 сравнени , N Логических элементов 2И-НЕ 16, -N триггеров 17 управлени ,источник 18 питани блока управлени , формирователь импульсов синхронизации имротно-имнульсного модул тора содержит входной каскад 19 - двоичный 1п-ра:зр дный счетчик - и 1зыходной каскад 20 - формирователь пилообразного напр жени - т-разр дный кодирукиций блок 21 и мультиплексор 22 cm адресными и N информационными входами.
Источник 1 питани и силовые преобразовательные фазы 2 имеют две общие 1Ш1НЫ. Нагрузка 3 в случае гальванической разв зки не имеет общей точки соединени с источником 1 питани . Генератор 5 синхроимпульсов входом подключен к входным цеп м первого 6 и второго 7 формирователей тактовых импульсов и формировател 10 импульсов синхронизации широтно-импульсного модул тора. Выход формировател 10 подключен к одному
из входов широтно-импульсного модул тора 11, другой вход которого подключен к выходу схемы 15 сравнени . Один из входов схемы 15 сравнени подключен к источнику опорного напр жени , другой - к нагрузке 3. К нагрузке 3 параллельно или последовательно подключены выходные цепи преобразовательных фаз 2.
Выход широтно-импульсного модул тора 11 подключен к входу второго формировател 9 строб-импульсов. Выход второго формировател 9 подключен к общей точке соединени входа установки в О второго формировател 7 тактовых импульсов и следукдащх входов универсального N-разр дного регистра 12 сдвига, последовательного приема информащш VI, выбора режима приема информации V2, синхронизацин режима параллельного приема информации С2, универсашьного N-разр дного регистра 12 сдвига, вход первого разр да параллельного приема информации подключён к плюсовой шине источника 18 питани блока 4 управлени , входы второго, третьего, ..., N-ro разр дов параллельного приема информации - к минусовой шине источника 18 питани , а вход синхронизащш С1 режима последовательного п{жема И1 ормации - к выходу второго формировател 7 тактовых импульсов .
Первый, второй, ..., N-й выходы
дев1ифратора 13 подколочены к вторым входам соответственно первого, второго , ..., N-ro логических элементов 2И-НЕ 16. Выходы первого, , ..., N-ro разр да универсального N-разр дного регистра 12 сдвига задних фронтов импульсов подкшо- . чены к входам синхронизации соответственно первого, второго, ..., N-ro триггеров 17 управлени , у которых выходы подкл бчены к входам соответствующих силовых преобразовательных фаз 2, R-входы - к вькодам соответствующих логических элементов 2И-НЕ 16, D-входы - к плюсовой
шине источника 18 питани .
Первый вход первого, второго,.,., N-ro логических элементов 2И-НЕ подключен к выходу первого формировател 3 строб-импульсов, вход которс/ го подключен к выходу первого форми ровател 6 тактовых импульсов. К вы ходу формировател 6 также подключены вход двоичного т-разр дного счетчика 19, выход первого, второго ..,, га-го разр да которого подключен соответственно к первому, второ му, ..., т-му управл емому входу дешифратора 13. Двоичный щ-разр дны счетчик 19 вл етс входным каскадо формировател 10, выходным каскадом которого вл етс формирователь 20 пилообразного напр жени . Вход формировател 20 подключен к выходу первого логического элемен та 2И-НЕ 16, Второй, третий, ..., N-й выходы дешифратора 13 соединены соответственно с вторым, третьим, ..., N-M информационными входами мультиплексора 22, первый информационный вход которого подключен к м нусовой шине источника 18 питани блока 4 управлени . Выход мультипле сора 22 соединен с входом установки в О т-разр дного счетчика 19. m адресных входов мультиплексора 22 соединены с входами т-разр дного ко дирующего блока 21. На фиг. 2 показаны следуннцие эпю ры напр жений: а - на выходе формировател 10 импульсов синхронизации широтно-импульсног э модул тора; S - на выходе широтно-импульсного модул тора 11/ fe - на выходе первого логического элемента 2И-НЕ 16; t - на выходе первого формировател тактовых импульсов 6, - на первом выходе дешифратора 13; е на втором выходе дешифратора 18 Ж -на N-M выходе дешифратора 13j г. -на выходе второго формировател строб-импульсов 9, и - на выходе второго формировател тактовых импульсов 7; к - на выходе первого разр да универсальноfo N-разр дного регистра 12 сдвигаj Л - на выходе второго разр да универсального N-разр дного регистра 12 сдвига, м - на выходе N-ro разр да универсального N-разр дного регистра 12 сдвига; н - на выходе пер вого формировател строб-импульсов 8; о - на выходе первого триггера 17 управлени , п - на выходе второго триггера 17 управлени ; р - на выходе N-ro триггера 17 управлени . На фиг. 3 показаны следующие эпюры напр жений: а - на выходе первого формировател тактовых импульсов 6, & - на первом выходе дешифратора 13; 6 на седьмом выходе дешифратора 13; - на выходе мультиплексора 22, на восьмом выходе дешифратора 13; на входе оконечного каскада 20 формировател импульсов синхронизации широтно-импульсного модул тора; е на выходе оконечного каскада 20 формировател импульсов синхронизации широтно-импульсного модул тора ж на neijJBом выходе дешифратора 13; - на 12-м выходе дешифратора 13,f и - на выходе мультиплексора 22 на 13-м выходе дешифратора 13; - на входе оконечного каскада 20 формировател импульсов синхронизации пшротно-импульсного модул тора; А на выходе оконечного каскада 20 формировател импульсов синхронизации широтно-импульсного модул тора. Многофазный импульсный стабилизатор работает следующим образом. С выхода генератора 5 синхроимпульсов напр жение с периодом Т 0,01 Т.К, где Т период коммутации силовых преобразовательных фаз 2/ К - требуема , %, точность воспроизведени длительности импульса выходного сигнала широтно-импульсного модул тора 11 на выходе триггеров 17 управлени . оступает на вход формирователей 6 7 тактовых импульсов. В случае использовани в качестве ормирователей б и 7 тактовых импульов двои-ных п-разр дных счетчиков ериод ТГУ выбираетс из услови Тп, T/N де п е logj(100/K.N) + L цела часть числа. Поэтому на выходах формирователей и 7 формируютс напр жени с перидом следовани Т T/N (фиг. 2, пюры 1 , О ). В общем случае выходые напр жени формирователей 6 и 7 огут иметь сдвиг по фазе, поскольу выходные напр жени второго форировател 7 синхронизуютс задним передним) фронтом широтно-импульсого модул тора 11. Выходное напр жение первого,формировател 6 тактовых импульсов воздействует на входы формирователей 10 и 8. Входным каскадом формировате л 10 импульсов синхронизации широтно-импульсного модул тора вл етс двоичный счетчик, разр дность m которого вл етс функцией числа N преобразовательных фаз, чп logjN. Поскольку выходы первого, второго , ..., ш-го разр дов двоичного счетчика 19 подключены к управл ющим входам дешифратора 13, то на первом, втором, ..,, N-M выходе девтфратора 13 по вл ютс поло ительные импульсы (фиг. 2, эпюры Ч е , ) длитель ностью Т T/N и периодом следовани , равным Т. Например, эпюра j (фиг. 2) соответствует состо нию счетчика 19 00...00, эпюра е соответствует состо нию 00...01, эпюра Ж соответствует состо нию 11.... 111 счетчика 19. JB предлагаемом устройстве положи телйше строб-импульсы (фиг. 2, эпю ра Н ) формировател 6 совпадают с перепадом О/1 выходного сигнала (фиг. 2, эпкфа г ) формировател 6. Указанные строб-импульсы с периодом следовани Т T/N воздействуют на первый вход первого, второго, ..., N-ro логических элементов 2И-НЕ 16. Поскольку на второй вход указанных логических элементов 16 поступают положительные импульсы с выходов (первого, второго, ...t N-ro эпюра , е , Яс г. 2) дешифратора 13 с Периодом следовани Т, в N раз боль шем Т, то на выходах логических эл ментов 16 будут по вл тьс (при одновременном присутствии высоких уро ней напр жений) отрицательные импул сы с периодом следовани Т. В результате воздействи этих импульсов по R-входу триггеров 17 управлени происходит установка их по выходу Q в низкий, а по выходу Q в высокий уровень напр жений. На выходе Q пер |Вого триггера 17 управлени по в тс высокие уровни напр жени в моменты I 1. « времени ( фиг. 2, эпюра о ), на выходе второ Tj,} t Т„.. го триггера 17 - t (фиг. 2, эпюра п ), на выходе N-ro триггера 17 - to + T(N - 1); t, -I- Trt(N - 1) (фиг. 2, эпюра p ) вие уровни напр жений на выходах Q триггеров 17 управлени будут сохран тьс до прихода на вход синхронизации С сигнала и управлени с соответствующего выхода регистра 12 сдвига. Выходной отрицательный импульс (фиг. 2, эпюра 6 ) первого логическо го элемента 2И-НЕ 15 используетс дл синхронизации формировател 20 пилообразного напр жени . Выходной сигнал U(t) (фиг. 2, эпюра а ) формировател 20 с периодом следовани Т воздействует на один из входов ширбтно-импульсного модул тора 11, на второй вход которого воздействует уровень напр жени U (t) с выхода схемы 15 сравнени . Это вызывает по вление на выходе модул тора 11 широтно-модулированного сигнала с длительностьюимпульсов t и периодом следовани Т (фиг. 2, эпюра S ). Указанный сигнал поступает на вход второго формировател 9 строб-импульсов . На фронт 1/0 данного сигнала второй формирователь 9 стробимпульсов формирует положительные строб-импульсы в моменты времени ( фиг. 2, ЭПЮЧ , pa -v ) . Короткие положительные импульсы формировател 9 обеспечивают установку в О второго формировате л (счетчика) 7 по R-входу и перевод универсального регистра 12 по входу Vj в режим параллельного приема информации. Так как вход первого разр да регистра 12 подключен к плюсовой пмне источника 18 питани , а входы разр дов с второго по N-й подключены к минусовой шине источника 18 питани , то обеспечиваетс запись вы-, сокого уровн напр жени в первый разр д и низкого уровн напр жени в разр ды с второго по N-й в моменты ( фиг.2, времени .. эпюры к , А им). Таким образом, в каждом периоде Т производитс установка в О второго формировател . 7 тактовых импульсов (фиг. 2, эпюра U ) в моменты времени (фиг. 2, эпюра J ) совпадающие с фронтом 1/О выходного сигнала модул тора 11 (фнг, 2, эпюра 5 ). В интервалах времени между воздействи ми строб-импульсов формирователь 7 обеспечивает тактовйе им-: пульсы с периодом следовани Т. (фиг. 2, эпюра U ) на входе С1 синхронизации режима последовательного приема информации регистра 12. В указанных интервалах времени регистр 12 находитс в режиме последовательного приема информации (на входе V присутствует низкий уровень напр жени (фиг. 2,. эпюра К ). Поэтому запи санный в первый разр д регистра 12 высокий уровень напр жени сохран етс на выходе первого разр да регистра 12 в интервалах времени t + -о + t + Tnv t, t.t.; + tu t « t fi t , . tj, + Tp (фиг. 2, эпюра ж ). В моменты времени t. + t. + Т + Т ,. совпадающие с фронтом 1/0, поступающим с выхода формировател 7 на вход синхронизации С1 регистра 12 тактовых импульсов (фиг.2, эпюра U ), производитс запись низких уровней напр жени в первый разр д (фиг. 2,.эпюра к ) и высоких уровней напр жени во второй разр д (фиг. 2, эпкфа с )г Так как период следовани тактовых импульсов на выходе формировател 7 равен Т (фиг. 2, эпюра U ), то на N выходах регистра 12 будут присутствовать высокие уровни напр жений длительностью Т., начина на вып t«. t, + ходе первого разр да с t (( иг. 2, эпюра К ), на выходе 2-го разр да с t, + tj, + „, разр да с t, + t,, + t, tt, + Т (фиг. 2, эпюра А ), на выходе N-ro разр да с t, t,, + + (N - 1)Т„-, t + t + (N - 1)Тп (фиг. 2, эпюра м ). Фронтом 0/1 сигнала с вмхода первого, второго, ..., N-ro разр да регистра 12 (фиг. 2, эпюры к, А, м) производитс переключение к входу синхронизации С триггеров 17 управлени . Поскольку на D-входах триггеров 17 присутствуют высокие уровни напр жений, то На их-Q-выходах вместо низкого уровн по вл етс высокий уровень напр жений, на Q-выходах вместо высоких уровней напр жений - низкие соответственно у первого N триггера 17 управлени в момен- t (фиг.2, ты времени t -i- t ,« t, эпюра о ), второго триггера 17 в моменты времени t + t -ь Т„; 11 + t « + Т ... (фиг. 2, эпюра и ) триггера 17 в моменты времени t + + ty, + (N - 1)Т„; t, + tj, + (N-l)Tn ... (фиг. 2, эпюра р). Формирователи (счетчики) 6 и 7 имеют одинаковую разр дность,, равнзгю tf 7438 N. Это обеспечивает формирование ими тактовых импульсов с равным периодом Ti, но сдвинутых (в общем случае) по фазе, так как начальное состо ние формировател 7 синхронизируетс в моменты времени, совпадающие с перепадом 1/0 широтно-модулированного сигнала модул тора 11, длительность которого может лежать в интервале Oitni Т. Поэтому и передний (задний) фронт (перепад 0/1) и задний (передний) фронт (перепад 1/0) широтно-модулированного сигнала (фиг. 2, эпюра Б ) воспроизвод тс в цеп х уравнени триггеров 17 с равным временн1лч сдвигом Т„ T/N. Передний (. адний) фронт воспроизводитс на входах N триггеров 17 управлени , а задний (передний) фронт (фиг. 2, эпюры к , Л, м ) - на входах синхронизации С. В результате на выходах триггеров 17 управлени получаютс широтно-модулированные импульсы (фиг. 2, эпюры о , г , р ), равномерно сдвинутые на врем Т и равные по длительности сигналу на выходе модул тора 11 (фиг. .2, эпюра 5 ). Указанные сигналы используютс дл управлени соответствуювцсс преобразовательных фаз 2. Сдвиг по времени на величину Т„ T/N данных сигналов управлени обеспечивает равномерный сдвиг во времени электрических процессов в силовых преобразовательных фазах 2. Выше рассматривалс режим работы многофазного импульсного стабилизатора с числом силовых преобразовательных чеек, равным N. Дл этого с помощью кодирующего блока 21 на адресные входы мультиплексора 22 задавалс двоичный т-разр дный код 0000, Так как вход установки в О счетчика 19 через мультиплексор 22 подключен к минусовой шине источника 18 питани , то установка его в О совершаетс в процессе счета при переходе от комбинации 11.... 111 к 00...00. Дл счетчика 19 такой уровень сигнала по входу установки в 00 соответствует режиму счета. Подадим с помощью кодирующего блока 21 двоичный код 00.... ....0111 (соответствует семи в дес тичной записи) на адресные входы мультиплексора 22. В этом случае вход установки в О счетчика 19 окажетс подкгооченньм через мультиплек9 сор 22 к восьмому выходу дешифратора 13. Блок управлени преобразователем работает аналогично ранее описанному при состо ни х счетчика 19.00.... 00, 00....01, 00010, 00 .... 0110 (фиг. За, В,) ). При состо нии счетчика 19 00....0111 сигнал 1 с выхода деш1 ратора 13 через мультиплексор 22 пройдет на вход установки в О счетчика 19 (фиг.Зг) и установит его в О. За состо нием 00....0110 в счетчике 19 следует состо ние 000....00 и производитс гашение импульса синхронизации широтно-импульсного модул тора (фиг. 3 , с) . Таким образом, многофазный импульсный стабилизатор начинает работать с семью силовыми преобразовательными чейками. Если подать посредством кодирующего блока на адрес ные входы мультиплексора код 00.... ....01100 (двенадцать), то к входу установки в О счетчика 19 подключаетс 13-й выход дешифратора 13. Блок 4 управлени в этом случае работает на 12 фаз (фиг, ЗЖ, , К , Таким образом, установка на входе кодирующего блока числа Р позвол ет формировать период пилообразно го напр жени Т в Р раз превьапающий период следовани тактовых импульсов Т„. Как было ранее показано это позволило сформировать равномер но сдвинутые идентичные сигналы дл управлени силовыми преобразователь ными чейками, число которых программно задаетс от N до 2-х. Изменение напр жени на нагрузке 3 при воздействии какого-либо возмущающего воздействи приведет к из менению зфовн напр жени Vgj (t) на выходе схемы сравнени и-к соответствующему изменению сигнала на выходе широтно-импульсного модул тора 11. Это приведет i к изменению (сдвигу ) во времени сигналов на выходах регистра 12 сдвига, воспроизвод щего перепад 1/О пшротно-модулированного сигнала и к изменению длительности сигналов на выходе триггеров 17 управлени и к изменению энергии
передаваемой каждой силовой преобра- jjка питани блока управлени , вход
зовательной фазой 2 в нагрузку 3.второго, третьего, ... N-ro разр дов
Указанные изменени за счет использопараллельного приема информации - к
Claims (1)
- вани отрицательной обратной св зиминусовой шине источника питани . 3 направлены в компенсацию возмущающих воздействий и установлению с заданной точностью напр жени на нагрузке 3. Формула изобретени Многофазньй импульсный стабилизатор напр жени , содержащий силовую цепь, выполненную в виде N параллельно (последовательно) включенных силовых преобразовательных чеек, и блок управлени , включающий в себ генератор синхроимпульсов, формирователь импульсов синхронизации широтноимпульсного модул тора, содержащего входной двоичный т-разр дный счетчик и выходной формирователь пилообразного напр жени , универсальный N-разр дный регистр сдвига, два формировател тактовыхимпульсов, два формировател строб-импульсов, источник опорного напр жени , источник питани блока управлени , схему сравнеНИН , т-разр дный кодирующий блок и мультиплексор с т-адресными и N- информационными входами, при этом m выходов т-разр дногр кодируикцего блока подключены к т-адресным входам мультиплексора, схема сравнени одним из входов подключена к источнику опорного напр жени , другим - к нагрузке стабилизатора, а выходом к одному из входов широтно-импульсного модул тора, другой вход которого подключен к выходу формировател импульсов синхронизации широтноимпульсного модул тора, выход широтно-импульсного модул тора через второй формирователь строб-импульсов подключен к общей точке соединени входа установки в О второго форми-ь ровател тактовых импульсов и входов последовательного приема информации , выбора режима приема информации , синхронизации режима параллельного приема информации универсального Н-разр днбго регистра сдвига, у которого вход синхронизации режима последовательного приема информации подключен к выходу второго формировател тактовых импульсов, вход первого разр да параллельного приема информации к плюсовой шине источнивыходы первого, второго, ... N-ro разр дов - к входам синхронизации соответственно первого, второго,... N-rc триггеров управлени , у которых R-выходы подключены к входам соответствук цих логических элементов 2И-НЕ, D-входы - к плюсовой шине источника питани блока управлени , первый вход первого, второго, ..., N-ro логических элементов 2Й-НЕ подключен к выходу первого формировател строб-импульсов, вход которого подключен к выходу первого формировател тактовых импульсов и к входу формировател импульсов синхронизации широтно-импульсного модул тора, выход генератора синхроимпульсов под ключен к входам первого и второго формирователей тактовых импульсов, второй вход первого, второго, ..., N-ro логических элементов 2И-НЕ подключен соответственно к первому, вто рому, .., N-My выходам дешифратора, при этом первый, второй, ... т-й управл нхцие входы дешифратора подключены к выходу первого, второго. 4312 ..., т-го разр дов т-разр дов двоичного счетчике формировател импульсоа синхронизации шкротно-импульсного модул тора, выход первого логического элемента 2И-НЕ также подключен к входу формировател пилообразного напр жени формировател импульсов синхронизации широтно-импульсного модул тора, отличающийс тем, что, с целью расширени функциональных возможностей путем обеспечени возможности работы с различньи числом силозых преобразовательных чеек, первый информационный }сод мультиплексора соединен с минусовой шиной источника питани блока управлени , второй, третий, ..., N-й информационные входы мультиплексора подключены соответственно к второму, третьему, ..., N-му выходам дешифратора, а выход мультиплексора соединен с входом установки в О т-разр дного двоичного счетчика формировател импульсов синхронизации широтно-импульсного модул тора .Гппппо.п пппппппппппппппппппппппгПП.п
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853899872A SU1265743A1 (ru) | 1985-05-23 | 1985-05-23 | Многофазный импульсный стабилизатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853899872A SU1265743A1 (ru) | 1985-05-23 | 1985-05-23 | Многофазный импульсный стабилизатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1265743A1 true SU1265743A1 (ru) | 1986-10-23 |
Family
ID=21178800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853899872A SU1265743A1 (ru) | 1985-05-23 | 1985-05-23 | Многофазный импульсный стабилизатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1265743A1 (ru) |
-
1985
- 1985-05-23 SU SU853899872A patent/SU1265743A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1156032, кл. С 05 F 1/56, 1984. Авторское свидетельство СССР № 1183949, кл. G 05 F 1/56, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1265743A1 (ru) | Многофазный импульсный стабилизатор | |
SU1123085A1 (ru) | Блок управлени многофазным импульсным стабилизатором | |
SU1183949A1 (ru) | МНОГОФАЗНЫЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР напряжения | |
SU1704142A1 (ru) | Многофазный импульсный стабилизатор | |
SU1156032A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
SU1070528A1 (ru) | Многофазный импульсный стабилизатор | |
SU1661986A1 (ru) | Многоканальный коммутатор | |
SU1213525A1 (ru) | Формирователь длительности импульсов | |
SU1265741A1 (ru) | Многофазный импульсный стабилизатор | |
SU993150A1 (ru) | Фазовращатель | |
SU1196830A1 (ru) | Многофазный импульсный стабилизатор | |
SU1265983A1 (ru) | Селектор импульсов по частоте следовани | |
SU813706A1 (ru) | Устройство управлени ключевым гЕНЕРАТОРОМ | |
SU1443151A1 (ru) | Комбинированное устройство временной задержки и формировани импульсов | |
SU1649676A1 (ru) | Преобразователь кодов | |
SU785891A1 (ru) | Имитатор радиосигналов | |
SU976493A2 (ru) | Генератор двоичных последовательностей | |
SU1095368A1 (ru) | Управл емый генератор ступенчатого напр жени | |
SU1383459A1 (ru) | Способ сдвига частоты @ сигнала | |
SU1443159A1 (ru) | Многоканальный коммутатор | |
SU1636993A1 (ru) | Генератор псевдослучайных последовательностей | |
SU817981A1 (ru) | Устройство дл управлени инвертором | |
SU1464270A1 (ru) | Устройство регулировани мощности | |
SU1262736A1 (ru) | Устройство дл двухсторонней передачи и приема информации |