SU1464270A1

SU1464270A1 - Устройство регулировани мощности

Info

Publication number: SU1464270A1
Application number: SU874260940A
Authority: SU
Inventors: Владимир Дмитриевич Купченко
Original assignee: Предприятие П/Я Р-6900
Priority date: 1987-06-15
Filing date: 1987-06-15
Publication date: 1989-03-07

Abstract

Изобретение относитс к электротехнике . Цель изобретени - повышение качества регулировани . Мощность, поступающа на выходные выводы 5, регулируетс изменением целого числа периодов, на которое тиристорный ключ 4 подает мощность сети к вькод- ньм выводам 5 в течение заданного промежутка времени. Длительность включенного состо ни тиристорного ключа 4 определ етс длительностью сигнала на шине управлени , поступающего на один из входов элемента И 7. Задающим переключателем 11 и делителем частоты 10 задаетс минимально допустимое врем включени тиристорного ключа 4, за счет чего достигаетс поставленна цель. 2 ил.

Description

Ч

1

Изобретение относитс к электротехнике .

Цель изобретени - повьшение качества регулировани

На фиг. 1 представлена принцили- альна схема устройства на фиг. 2 диаграмма его работы.

Устройство (фиг. 1) содержит детектор фаз и нулевых значений (ДФНЗ

I,выход нулевых значений которого соединен с входом множительного устройства 2, выход которого через формирователь 3 импульсов управлени присоединен к тиристорному ключу 4, который соединен с выводами 5 дл пключени питающего переменного напр{жени и дл подключени нагрузки.. |Программир гемый задатчик 6 включает ;В себ элемент И 7, соединенный со счетным входом триггера 8, на инфор :мационный вход которого подаетс си ;нал, соответствующий уровню логической единицы, и выход которого св за |с элементом Й-НЕ 9 и первым выходом :задатчика 6, сигнал с элемента И-НЕ J9 поступает на R-вход делител 10 частоты. Выходы делител 10 частота соединены с задающим переключателем

II,выход которого соединен с V-BXO- дом разрешени делител 10 частоты и

:с вторым выходом задатчика 6..

R-вход триггера 8 соединен с выходом линии 12 задержки. Первый вход |задатчика 6 присоединен к входу эле- мента И 7, второй вход задатчика 6 |св зан с входом элемента И 7, сое- диненного другим входом с вьшодом ДФНЗ 1, третий вход задатчика 6 сое- динен с другим выводом ДФНЗ. 1 и со счетным Т-входом делител 10 частоты Вход линии 12 задержки, вл ющийс четвертым входом задатчика 6, соединен с.первым выходом.переключател каналов а а п тый вход, соединенный с входом элемента И-НЕ 9, - с вторым выходом переключател 13 каналов. Первый выход задатчика 6 св зан с входом множительного устройства 2 и с первым входом переключател 13 каналов , второй вход которого подклю

чен к управл ющему выводу,, а третий вход - к выходу ДФНЗ 1. Переключатель 13 каналов включает в себ элементы НЕ 14 и 15, элемент ИЛИ 16, счетчик 17, элемент 2И-ЙЛИ 18, элемент И 19, элемент ,НЕ 20 и элемент ИЛИ 21, причем первый вход переключател 13 каналов соединен с счетным

tO

5 20 25

30

35 дд ir

0

Т-входом счетчика 17 и входом .элемента ИЛИ 16, другой вход которого подключен к второму входу переключател 13 каналов, входам элементов НЕ 14 и 15 и к V-входу счетчика 17, выход которого соединен с входом элемента 2И-ИЛИ 18, другие входы которого соединены с выходом элемента ИЛИ 16 и со своим выходом, который, кроме того, соединен, с входом элемента НЕ 20 и входом элемента И 19, другие входы элемента И 19 подключены к третьему входу переключател 13 каналов и к выходу элемента НЕ 15. Выход элемента И 19 присоединен к входу элемента ИЛИ 21, второй вход которого вл етс четвертым входом, а выход первым выходом переключател 13 каналов . Второй выход переключател 13 каналов соединен с выходом элемента НЕ 20.

На фиг. 2 приведены диаграммы 2224синхроимпульсов на выходе ДФН31,

25- сигнала управлени , 26 - сигнала на выходе триггера В, 27 - сигнала на выходе элемента И-НЕ 9, 28 - сигнала на вьпсоде делител 10 частоты , 29 - сигнала на выходе задающего

55

переключател 11, 30 - сигнала на выходе линии 12 задержки, 31 - сигнал а не. выходе множительного устройства 2, 32 - напр жени , поступающего на нагрузку, 33 - сигнала управлени , , 34 - сигнала на выходе триггера 8,

35- сигнала на выходе счетчика 17,

36- сигнала на выходе элемента И-НЕ, 9, 37 - сигнал а на выходе элемента

И 19, 38 - сигнала на выходе линии 12 задержки, 39 - сигнала на выходе множительного устройства 2, 40 - на- рр жени , поступающего на нагрузку.

Устройство работает следующим образом .

Мощность сети переменного тока подаетс к вьшодам 5 через управл емый ключ 4, сигналы управлени на который подаютс с множительного устройства .2 и формировател 3.

Управл ющие импульсы посто нного тока,, длительность которых пропорциональна величине отклонени регулируемого параметра от заданного значени , поступают на шину управлени и на второй вход элемента И 7, на другой вход которого поступают импульсы положительных фаз с ДФНЗ 1 (диаграмм 22-24). По переднему фронту первого импульса положительной фазы, форми31464270

руемого на выходе элемента И 7, неин- 39), поступающих с ДФНЗ 1, на выводах 5 присутствует напр жение 40, на

вертируемый выход триггера 8 переходит в состо ние логической единицы (диаграмма 26), при этом на выходе множительного устройства 2 и формировател 3 формируютс импульсы нулевых значений (диаграмма 31), первый из которых соответствует импульсу положительной фазы, в нагрузке формируетс импульс мощности при положительной полуволне, на выходах первого и второго разр дов счетчика 17 устанавливаютс соответственно логические единица и нуль, на выходе элемента 2И-ИЛИ 18 - логический нуль, на выходе элемента НЕ 20 - логическа единица, на выходе элемента И-НЕ 9 - логический нуль (диаграмма 27) и делитель 10 частоты при наличии на R-входе сброса и на V-входе разреше- ни логических нулей подготовлен -.к пересчету по переднему фронту импульV-входе разрешени счетчика 17 также установлена логическа единица, на

R-входе сброса счетчика 17 и на выхо- де элемента НЕ 14 - логический нуль и по второму переднему фронту пере- . ключени триггера .8 на выходе 2-го

10 разр да счетчика 17 устанавливаетс соответственно логическа единица (диаграмма 35), на выходе элемента ИЛИ 16 - логическа единица, на выходе элемента 2И-РШИ 18 - логическа

15 единица на выходе элемента НЕ 20 - логический нуль, на выходе элемента И-НЕ 9 - логическа единица (диаграмма 36) и делитель 10 частоты блокируетс по R-входу сброса переключате20 каналов, который одновременно находитс -: в режиме слежени за логическим состо нием сигнала на шине управлени .

При изменении сигнала на шине упсов Отрицательных фаз. На фиг. 1 . представлен делитель частоты без ий- 25 равлени на логический нуль на выходе вестных схем наращивани с делениемэлемента НЕ 15 устанавливаетс -логичастоты до 8, в приведенном примере схема делит частоту на шесть, так как выход Q 6 через задающий переключатель 11 замкнут с V-входом разрешени (диаграмма 28).

Через врем if/u , после активи зации неинвертированного выхода триггера 8, по переднему фронту первого

ческа единица и в момент по влени на втором входе элемента 19 переднего фронта импульса отрицательных фаз 30 выход элемента И 19 принимает-значение логической единицы (диаграмма 37), при этом на выходе элемента ИЛИ 21 устанавливаетс единица, на выходе линии 12 задержки через врем - импульса отрицательных фаз делитель д логическа единица (диаграмма 38), 10 частоты начинает пересчет импуль-на выходе триггера 8 - логический

сов, по переднему фронту шестого импульса на выходе Q 6 возникает логическа единица, при эцом на выходе элемента ИЛИ 21 возникает логическа 40 единица (диаграмма 29)., на выходе линии 12 задержки через врем ut 100-200 МКС логическа единица (диаграмма 30), триггер по R-входу сброса устанавливаетс в нуль, если к(5 приходу установки триггера в нуль сиг нал на шине управлени принимает зна- ение логического нул , то после окон- чани отрицательной полуволны напр жени сети тиристорный ключ 4 выключа- JQ етс (диаграмма 32) и программируемый задатчик 6 отключаетс , при этом в течение всего рассмотренного интервала времени переключатель 13 каналов выключен.. Пусть сигнал на шине управ-gg граммируемый задатчик, который вклю- лени не изменилс (диаграмма 33), чает в себ элемент И, соединенный при этом на выходе множительного уст- со счетным входом триггера, на инфор- ройства 2 по-прежнему формируютс им- |мационный,вход которого подаетс сиг- пульсы нулевых значений (диаграмма нал, соответствующий уровню логичеснуль (диаграмма 34), на выходе элемента ИЛИ 16 - логический нуль и после окончани отрицательной полуволны напр жени сети тиристорный ключ, 4 выключаетс .

Claims

Формула изобретени

Устройство регулировани мощности , содержащее детектор фаз и нулевых значений (ДФНЗ), выход нулевых значений которого соединен с входом множительного устройства, выход которого через фо рмирователь импульсов управлени присоединен к тиристор- ному ключу, Kojropbfi соединен с выводами дл подключени нагрузки и питающего переменного напр жени , проV-входе разрешени счетчика 17 также установлена логическа единица, на

R-входе сброса счетчика 17 и на выхо- де элемента НЕ 14 - логический нуль и по второму переднему фронту пере- ключени триггера .8 на выходе 2-го

разр да счетчика 17 устанавливаетс соответственно логическа единица (диаграмма 35), на выходе элемента ИЛИ 16 - логическа единица, на выходе элемента 2И-РШИ 18 - логическа

единица на выходе элемента НЕ 20 - логический нуль, на выходе элемента И-НЕ 9 - логическа единица (диаграмма 36) и делитель 10 частоты блокируетс по R-входу сброса переключателем 13 каналов, который одновременно находитс -: в режиме слежени за логическим состо нием сигнала на шине управлени .

При изменении сигнала на шине управлени на логический нуль на выходе элемента НЕ 15 устанавливаетс -логи граммируемый задатчик, который вклю- чает в себ элемент И, соединенный со счетным входом триггера, на инфор- |мационный,вход которого подаетс сиг- нал, соответствующий уровню логичеснуль (диаграмма 34), на выходе элемента ИЛИ 16 - логический нуль и после окончани отрицательной полуволны напр жени сети тиристорный ключ, 4 выключаетс .

Формула изобретени

Устройство регулировани мощности , содержащее детектор фаз и нулевых значений (ДФНЗ), выход нулевых значений которого соединен с входом множительного устройства, выход которого через фо рмирователь импульсов управлени присоединен к тиристор ному ключу, Kojropbfi соединен с выводами дл подключени нагрузки и питающего переменного напр жени , прокой единицы, а выход которого св зан с первым выходом программируемого за- датчика, делитель частоты, выход которого соединен с задающим переключателем , выход которого соединен с С V-Бходом разрешени делител частоты и с вторым выходом задатчика, R-вход триггера соединен с выходом линии задержки , вход которой св зан с чет вертым входом задатчика, к первому входу которого присоединен вход элемента И и управл ющий вывод устройства , к второму входу - другой вход элемента И и выход положительных фаз ДФНЗ, выход отрицате.пьнык фаз которого соединен с третьим входом программируемого задатчика вл ющимс Т-входам делител частоты, первый выход задатчика св зан с входом множительного устройства, отличающеес тем, что, с целью повышени качества регулировани в программируемый задатчик, введен элемент И-НЕ, один вход которого присоединен к выходу триггера, а выход - к R-BXO- ду делител частоты, кроме того, ввег ден переключатель каналов, содержащий три элемента НЕ, два элемента ИЛИ, счетчик, элемент 2И-ИЛИ и элемент И, причем первый вход переключател каналов, соединенный с первым выходом задатчика, св зан со счетнь1м Т-входом счетчика и входом первого элемента ИЛИ, другой вход которого, соединенный с входами первого и вто- рого элементов НЕ и с V-входом счетчика , вл етс вторым входом переключател каналов и соединен с управл ю- jnjiM выводом устройства, выход первого элемента НЕ присоединен к R-входу счетчика, вькод другого элемента НЕ - к входу элемента

И, выход которого соединен с входом второго элементна ИЛИ, св занного с вторым выходом и четвертьм входом задатчика , второй вход элемента И вл етс третьим-входом переключател каналов и соединен с выходом ДФНЗ, третий вход .элемента И св зан с выходом элемента 2 И-ИЛИ, соединенным с его входом и входом третьего элемента НЕ, выходом соединенного с п тым входом

задатчика и с входом элемента И-НЕ,

один из входов элемента 2И-ШШ соеди- ней с выходом второго разр да счетчика , а два других объединены и присоединены к выходу первого элемента ИЛИ.

Составитель О.Назаров

Редактор Н.Тупица Техред. М.Дидык

«««.....„....«....н..,. i -.

33f

I I I I 4 I I I 1.1

wl-VWV/VWWv

. Фиг. г Корректор В.Гирн к