Изобретение относитс к импульсной .технике и может быть использова но дл контрол р да параметров сис тем тензопреобразователей, а также в качестве имитатора сложных видеосигналов , цифровой информации. Известен управл емый генератор ступенчатого напр жени , содержащий цифроаналоговый преобразователь выход которого соединен с выходом устройства, генератор тактовых импульсов , выход которого соединен с входом коммутатора, многоразр дный счетчик на триггере и логических элементах И и ИЛИ в каждом разр де С 1 3. Однако с помощью известного устройства невозможно формировать слож ные видеосигналы, задаваемые внешними датчиками, с управл емым черед ванием ступеней напр жени . Наиболее близким по технической сущности к изобретению вл етс упр л емый генератор ступенчатого напр жени , содержащий последовательн включенные элемент переключени , де шифратор, цифроаналоговый преобразо ватель, выходную шину, входные регистры , соединенные с входными шина ми, генератор тактовых импульсов, подключенный к входу коммутатора, один из выходов которого соединен с сбросовыми входами входных регистро а выходы ка сдого из входных регистр и один из выходов коммутатора подкл чены соответственно к каждой группе входов элемента переключени С23. С помощью известного устройства невозможно формирование эталонных ступеней напр жени , циклически чередующихс со ступен ми, сформированными из кода внешней входной информации. Цель изобретени - расширение функциональных возможностей путем обеспечени возможности формировани эталонных ступеней. Поставленна цель достигаетс тем, что в управл емый генератор ст пенчатого напр жени , содержащий цифроаналоговый преобразователь, выход которого соединен с выходной шинойi входные регистры, входы кото рых подключены к входным шинам, ген ратор тактовых импульсов, элемент п рекпючени , коммутатор, первый выход которого соединен со сбросовыми вхо дами входных регистров, выходы каждого из которых и соответствующий выход коммутатора подключены соответственно к одной из групп вгходов элемента переключени , введены первый и второй кольцевые регистры, подключенные последовательно к выходу генератора тактовых импульсов; и элемент НЕ, выход которого подключен к первому дополнительному входу элемента переключени , а также блок элементов ИЛИ, блок элементов И, К-входо1ВЫЙ элемент ИЛИ, регистр сдвига, регистр пам ти, включенные последовательно между разр дными выходами кольцевого регистра и первой дополнительной группой входов элемента переключени , выходы которого подключены к входам цифроаналогового преобразовател , причем вход элемента НЕ соединен с первым разр дом второго кольцевого регистра, второй дополнительной группой входов элемента переключени и с входом коммутатора, вторые входы блока элементов И подключены к соответствующим выходам второго кольцевого регистра, второй вход регистра сдвига подключен к выходу генератора тактовых импульсов, а третий вход регистра сдвига и записывающий вход регистра пам ти соединены с.входом второго кольцевого регистра. На фиг. 1 приведена структурна схема управл емого генератора ступенчатого напр жени i на фиг. 2 эпюры , по сн ющие работу устройства. Управл емый генератор ступенчатого напр жени содержит цифроаналоговый преобразователь 1, соединенный с выходной шиной 2, входные регистры 3, подключенные к входным шинам 4, генератЬр 5 тактовых импульсов, элемент 6переключени , выходы которого подключены к входам цифроаналогового преобразовател 1, коммутатор 7, один из выходов которого соединен со сбросовыми входами входных регистров 3, а выходы каждого из входных регистров 3 и один из выходов коммутатора 7подключены соответственно к каждой группе входов элемента 6 переключени , а также последовательно включенные между генератором 5 тактовых импульсов и первым входом дополнительной группы входов элемента 6 переключени первый кольцевой регистр 8, второй кольцевой регистр 9, элемент НЕ 10, вход которого объединен с первым разр дом второго кольцевого регистра 9, с дополнительными входами каждой группы входов элемента 6 пере ключени и с входом коммутатора 7, последовательно включенные между раз р дными выходами первого кольцевого регистра 8 и дополнительной группой входов элемента 6 переключени , блок 11 элементов ИЛИ, состо щий из К элементов, блок 12 элементов И, состо щий из К элементов, К-входовой элемент 13 ИЛИ, регистр 14 сдвига, регистр 15 пам ти, причем вторые вхо ды К элементов И блока 12 подключены к соответствующим выходам второго кольцевого регистра 9, второй вход регистра 14 сдвига подключен к выход генератора 5 тактовых импульсов, а третий вход регистра 14 сдвига и записывающий вход регистра 15 пам ти объединены с входом второго кольцево го регистра 9. На фиг. 2 приведены: а - период следовани импульсов на выходе генератора 5 тактовых импульсов; б - распределение импульсов на выходных разр дах первого кольцевого регистра 8, содержащего р разр дов, в данном случае р 5; в - распр.еделение импульсов на вы ходных разр дах второго кольцевого регистра 9, содержащег ( к+1) разр дов, в данном случае (к+1)б; г - формирование на выходах К блока 12 элементов И последовательного р-разр дного кода дл К уровней, в данном случае показаны соответствующие весовые наборы кода дл 5-ти различных уровнейJ д - сложение в один поток на выходе К-входового элемента ИЛИ 13 импульсного р-ра:зр дно го кода, измен ющегос по алгоритму , заданному определенным подключением: выходов пер вого кольцевого регистра 8 к элементам блока 11 элементов ИЛИ, выходы элементов блока элементов ИЛИ к первым вхоДам элементов блока 12 элементов И и выходов второго кольцевого регистра 9 ко вторым входам элементов блока 12 элементов И, е - разложение на выходе регистра 14 сдвига последовательного р-разр дного кода в параллельный импульсный коду ж - формирование на выходе регистра 15 пам ти потенциального разр дного кода и - управл ющий потенциал, поступающий на дополнительные входы каждой группы входов элемента 6 переключени , на вход коммутатора 7 и на элемент НЕ ю; к - потенциальный параллельный р-разр дный код, поступающий с выхода элемента 6 переключени на вход цифроаналогового преобразовател 1. Во временном интервале , передаетс кодова информаци с выходов входных регистров 3, а в интервалах , t,-tgинформаци , соответствующа чередующимс эталонным ступен м напр жени . Управл емый генератор ступенчатого напр жени работает следующим образом . На вход первого кольцевого регистра 8, представл ющего собой р-разр дный закольцованный регистр сдвига единицы (фиг.26), с выхода генератора 5 тактовых импульсов поступает частота (фиг.2а) в р раз выше требуемой частоты чередовани ступенек на выходной шине 2, формируемых из параллельного р-разр дного кода. Последний р-разр д первого кольцевого регистра 8 соединен с входом аналогичного второго кольцевого регистра 9, имеющего уже (к+1) разр д, у которого К разр дов (фиг,2в) в интервале tg-t2 участвуют в формировании циклически повтор емых к эталонных ступеней напр жени из р разр дного кода (фиг,2к, интервал t -t), а один разр д (фиг.2в, интервал , фиг.2и) в промежутке между этими циклами обеспечивает переключение коммутатора 7 и подключение соответствующего входного р-разр дного кода, хран щегос во входных регистрах 3, к входу цифроаналогового преобразовател 1. Подключение требуемого выхода выходного регистра 3 и перезапись информации в них производитс стробами , поступающими с выхода коммутатора 7 на входы элемента 6 переключени и на записьтающие входы входных регист ров 3. Алгоритм эталонных уровней, форми руемых на выходной шине 2, задаетс определенным количеством и весом выходных разр дов первого кольцевого регистра 8, подключенных к входам каждого из К элементов ИЛИ блока 11 , что позвол ет сформировать на каждом из выходов элемента ИЛИ блока 11 свой р-разр дный, циклически повтор ющийс после каждого оборота перво го кольцевого регистра 8, последовательный код, соответствующий определенному уровню напр жени . Алгоритм чередовани ступеней напр жени обеспечиваетс пор дком подключени вторых входов элементов И блока 12 к разр дным выходам второ го кольцевого регистра 9. При этом последний разр д второго кольцевого регистра 9 остаетс незадействованным (фиг. 2в, интервалы t2-t, ,6 разр д) , а первый разр д (по фронту импульсов на фиг.2в, 2и в момент времени t, t,) производит переключение коммутатора 7 и подключает выходы одного из входных регистров 3 к цифроаналоговому преобразователю 1 на врем , равное длительности импульса . С выходов К элементов И блока 12 последовательно-параллельный код (фиг.2г) дл К эталонных уровней поступает на К входовый элемент ИЛИ 13 , после которого уже в последовательном виде (фиг.2д) он поступает на вход регистра 14 сдвига, содержащего р-разр дов. При этом на его второй вход поступают тактовые -импульсы, которыми производитс ввод информагдии (фиг.2е). В момент по влени на записывающем входе регистра 15 пам ти заднего фронта импульса с выхода последнего разр да кольцевого регистра 8 (фиг.26, момент t) производитс перезапись информации из регистра 14 сдвига в регистр 15 пам ти, имеющий также р-разр дов. После чего этим же фронтом регистр 14 сдвига по третьему входу обнул етс , а на выходе регистра 15 пам ти до прихода следующего импульса перезаписи хранитс параллельный р-разр дный код одного из эталонных уровней (фиг.2ж), который через дополнительную группу входов элемента переключени 6 передаетс на вход цифроаналогового преобразовател 1 (фиг.2к), при любом состо нии второго кольцевого регистра 9, за исключением случа , когда его первый разр д находитс в состо нии единица (фиг.2, интервалы , tj-t) . Таким образом, устройство позвол ет получать ступенчатое напр жение повышенной сложности, включающее в себ уровни,сформированные из р-разр дного кода, приход щего на входные шины, в промежутках между которыми формируютс эталонные уровни, чередующиес по заданному закону. По сравнению с прототипом, который выбирает определенную группу р-разр дного входного кода и преобразует его в уровень напр жени , предлагаемое устройство имеет более широкие функциональные возможности за счет дополнительного формировани кода, соответствующего эталонным уровн м, количество которых определ етс выражением , где р - количество разр дов параллельного кода на входе цифроаналогового преобразовател . При этом пор док чередовани уровней и их величина могут измен тьс в широких пределах.
11111111 И 111 И IM 1 ЫI И И М 111 И Н I И И 11 f И 1111 И 1111 11 I IИ ri
2 3
bQt. fPU3. 2
5 Ч