SU1383459A1 - Способ сдвига частоты @ сигнала - Google Patents

Description

«I

&

(Л

содержащих по два канала 2.1 и 2.2 преобразовани , каждый из которых имеет сигнальные 2-1 - 2-2 и 2-3, управл ющие 2-4 и 2-5, запрещающий 2-6 и кодов,ый 2-7 входы, сумматор 3, соединенный своими входами с выходами каналов, а выходом - через фильтр 4 с выходом устройства, и умножите-- ли 5 и 6 частоты. Способ предусматривает выполнение операций, обеспе83459

чивающих практически неискаженную передачу формь исходного сигнала, возможность сдвига частоты до f/2 как вверх, так и вниз по отношению к частоте f исходного сигнала, и может найти применение в радиоэлектронике, св зи,радиолокации и измерительной тех; нике. Работа устройства по сн етс  по временным диаграммам, приведенным в описании изобретени . 6 шт.

1

Изобретение относитс  к радиоэлектронике и может быть использован в устройствах св зи, измерительной технике и других област х, где необходимо однополосное преобразование частоты сигнала.

Цель изобретени  - сохранение исходной формы сигнала с частотой f.

На фиг. 1 показаны временные ди- аграммы, по сн ющие предлагаемый способ; на фиг. 2 - структурна  электрическа  схема устройства, ре- ,ализующего способ; на фиг. 3 - структурна  электрическа  схема блок управлени  (коммутатор находитс  в положении, соответствующем сдвигу частоты сигнала вниз; на фиг. 4 - отдельные блоки, вход щие в состав устройства; на фиг. 3 и 6 - временны диаграммы, по сн ющие работу устройства .

Из исходного сигнала (ИС) частоты f (фиг. 1) выдел ют две последовательности периодически следующих его отрез ков (сигналы nci иПС2, фиг. 1). Длительности радиоимпульсов в прерьшис- тых сигналах ПС1 и ПС2 выбирают кратными целому числу периодов ИС под действием вспомогательного сигнала (ВС) (не показан) ., Если период следовани  ВС составл ет N периодов ИС, то длительности ПС1 и ПС2 выбирают, например, равными (N-1)f, при сдвиге частоты ИС вниз (фиг. 1а), и (№-1)f, при сдвиге частоты вверх (фиг. 16). Сигналы ПС1 и ПС2 раст гивают (фиг. 1а) или сжимают (фиг. 16) и одновременно задерживают во времени. В результате этого получают видоизмененные сигналы ПС1 и IIC2, имеющие скважность равную двум, при

суммировании которых получают искомы непрерывный сигнал ИС сдвинутой частоты f (K±1)f/N (знак + соответствует сдвигу вверх).

Способ реализуют с помощью устройства (фиг. 2), содержащего блок 1 управлени , имеющий импульсные , 1-2 - 1-6 и кодовые 1-7 - 1-9 выходы и входы,  вл ющиес  входными шинами частот f и F устройства, два идентич еых блока 2 и 2 преобразовани , содержащих каждый по два канала 2.1 и 2.2 преобразовани , каждый из которых имеет сигнальные 2-1 - 2-3, управл к цие 2-4 и 2-5, запрещающий 2-6 и кодовьй 2-7 входы, сумматор 3, соединенньш своими входами с выходами каналов, а выходом - через фильтр

4с выходом устройства, и умножители

5и 6 частоты.

Умножитель 5 включен следующим образом. Его сигнальный вход соединен с щиной f устройства и вхбдами 2-1 блоков 2 и 2 , а выход - с сигнальным входом умножител  6 и входами 2-2 блоков 2 и 2. Умножитель 6 имеет два управл кмцих входа, соединенных с выходами 1-7 и 1-8 блока 1, Выход умножител  6 соединен с входом 2-3 блоков 2 и 2 преобразовани  и дополнительным входом f блока 1. Входы 2-7 обоих каналов блоков 2 и 2 объединены и подключены к выходам соответственно 1-9 и 1-7 блока 1.

Выходы блока 1 соединены с остальными входами каналов 2.1 и 2.2 в

U

блоке 2 и каналов 2 .1 и 2 .2 в

блоке 2 следующим образом. Выход 1-2 соединен с входами 2-5 канала

1

2.1 и входом 2-6 канала 2 .1, выход

1-1 с входом 2-4 канала 2.1, выход 1-4 - с входом 2-5 канала 2,2 и входом 2-6 канала 2.2, выход 1-3 - с входом 2-4 канала 2.2. выход 1-5 - с входом 2-5 канала 2 .1 и входом 2-4 канала 2.2, выход 1-6 - с входом 2-4 канала 2.1 и входом 2-5 канала 2.2.,

Входы 2-6-каналов 2.1 и 2.2 свободны . Каждый канал содержит амплитудный 7. и частотный 8 манипул торы, аналоговый регистр 9 сдвига, коммутатор 10 и элемент ЗАПРЕТ 11. Входы элемента 11  вл ютс  входами 2-5 и 2-6 канала, а его выход соединен с одним (8-1) из модулирующих входов манипул тора 8. Вход 2-4 канала соединен с модулирующими входами манипул торов 7 и 8. Сигнальный вход 2-1 канала через манипул тор 7 соединен с сигнальным входом 9-1 регистра 9. Выход манипул тора 8 соединен с тактовым входом 9-2 регистра 9, выходы которого соединены с входами коммутатора 10, управл ющий вход и выход которого  вл ютс  входом 2-7 и выходом канала соответственно.

Блок 1 управлени  (фиг. 3) содержит измеритель 12 периода (1 / ) ВС, формирователь 13 коротких импульсов, кодоуправл емые формирователи 14.1- 14.4 импульсов, каждый из которых имеет три входа и один выход, арифметическое устройство 15, элемент 16 сравнени  кодов, триггер 17, логические элементы И 18 и 19 и переключатель 20 (двухпозиционный на п ть направлений)..

Сигнальный вход частоты f блока 1 через формирователь О соединен с первыми входами измерител  12 формирователей 14.1 и 14.2, а сигнальный вход частоты F - с вторым входом измерител  12. Выход измерител  12 представл ет собой кодовую шину, котора  соединена с вторыми входами формирователей 14.1 и 14.2 и входом устройства 15. Первые и вторые входы формирователей 14.3 и 14.4 соединены соответственно с дополнительньм сигнальным входом f блока 1 и шиной К. Выход формировател  14.1 и третьи входы формирователей 14.1, и 14.2 объединены и соединены с входом триг гера 17. Входы элемента 16 (кодовые шины) соединены с выходами переключател  20 и формировател  14.2. Выхода

0

5

0

5

0

5

0

5

триггера 17 соединены с первыми входами элементов 18 и 19, входами коммутатора 20 и с третьими входами формирователей 14.3 и 14.4. Вторые входы элементов 18 и 19 подключены к выходу элемента 16. Выходы элементов 19 и 18  вл ютс  выходами 1-1 и 1-3 блока 1. Выходы формирователей 14.3 и 14.4 соединены с коммутатором 20, выходы которого  вл ютс  выходами 1-2 и 1.-4 - 1-6 блока 1. Вход и выход устройства 15  вл ютс  выходами 1-7 и 1-8 блока 1. Кроме того, выход устройства 15 соединен через коммутатор 20 с выходом 1-9 блока 1.

Манипул тор 8 (фиг. 4е) и элемент 11 (фиг. 4д) выполнены на логических элементах И и ИЛИ. Аналоговый регистр 9 сдвига реализуетс  на микросхеме (ПЗС-регистр сдвига) и формирователе тактовых импульсов (фиг. 4ж). Коммутатор 10 (фиг. 4з) - кодоуправл емый коммутатор. Элемент 16 (фиг. 4б) - элемент сравнени  кодов А и Б. Формирователи 14.1-14.4 выполнены на счетчиках с регулируемым коэффициентом делени , либо на счетчике с предустановкой и на формирователе, установленном на выходе V микросхемы (фиг. 4а). Последний формирует импульс записи кода N, присутствующего на втором (кодовом) входе формировател . Дл  формировател  14.1 указанный формирователь-инвертор, дл  формировател  14.2 - также инвертор , последовательно с которым включаетс  (при необходимости) регулируемый элемент задержки, а ,цл  формировател  14.3 .(14.4) - формирователь короткого импульса, последовательно с которым включен (при необходимости)

элемент регулируемой задержки.

|

Емкость счетчиков формирователей 14.1-14.4 выбрана не менее, чем в два раза больше максимально возможного значени  числа N. Дл  формировател  14.1 выходом  Ьл етс  выход переполнени  (Р) микросхемы, дл  формировател  14. 2- выходы всех разр дов, дл  формирователей 14.3 и 14.4 - выход старшего разр да. Измеритель 12  вл етс  фактически преобразователем в код (N) периода ВС частоты . F (фиг. 4в). Код N записываетс  в выходном регистре пам ти.

Устройство работает в двух режимах .

В первом режиме выполн етс  сдвиг частоты f ИС вниз, во втором - вверх Каждому режиму соответствует вполне определенное число и длительности выходных сигналов блока 1 управлени  и частоты выходных сигналов умножителей 5 и 6 частоты. Режим устанавливаетс  внешним 1сигнапом (не показан ), которьй воздействует на пере- ключатель 20 блока 1. Под действием ИС частоты f и ВС частоты F в блоке 1 управлени  период (1/F) второго сигнала квантуетс  :импульсами первого (f), в результате чего формиру- етс  код N-f/F (где N - целое число) Кроме того, вырабатываютс  последовательности видеоимпульсов ВИ11, ВИ12, ВИ41 и БИА2 и кодовые сигналы - коды чисел К, N, N-1 либо N, N+1) и

N .

частоты вниз (вверх),

С помощью умножителей 5 и 6 частоты формируют короткие импульсы, частоты которых устанавливают под дей- ствием кодов К, N и N, равными f, Kf и f2 N,-f,/N. В каждом канале устройства выполн етс  преобразование ИС под действием соответствующей пары вьгкодных сигналов блока 1 управлени  и выходных сигналов з ножителей 5 и 6.

, N .(либо N, 1) при сдвиге

Преобразование ИС в канале;, например 2.1, сводитс  к следующему. С помощью манипул тора 7 под действием видеоимпульса на входе 2-4 (ВИ11, фиг. 5) ИС на входе 2-1 преобразуетс  в радиоимпульс (РИ) той же длительности и частоты следовани , что и видеоимпульс (ВИ1, фиг. 5). Сформированный РИ поступает на вход 9-1 аналогового регистра 9 сдвига. На выходе манипул тора 8 формируетс  частотно-манипулированный сигнал (например, сигнал , фиг. 5) путем перемножени  выходийх импульсо умножителей 5 и 6 с соответствукщ:им видеоимпульсом (ВИ1t либо ВИ12, на фиг. 5) и последующего логического суммировани  результирующих сигналов Частотно-манипулированньй сигнал (ЧМС1, фиг. 5) управл ет работой регистра 9, поступа  на его тактовый вход 9-2. При этом, на одном из выходов регистра 9, который через управл емый кодом. Nj, коммутатор 10 подключен к вьгх,о,ду канала, формируетс  РИ (РИ12, фиг. 5), частота за

г 5 0

5 0

5

Q с

0

полнени  которого смещена относительно f. Преобразование сигнала в других каналах выполн етс  аналогично . На их выходах формируютс  также РИ смещенной (сдвинутой) частоты заполнени  и их (РИ) временное положение , задаваемое видеоимпульсами с блока управлени , такое, что при последующем суммировании в сумматоре 3 и фильтрации фильтром 4 формируетс  непрерывный (без пропусков и наложений ) сигнал.

При сдвиге частоты вниз дл  реализации процесса формировани  сигнала сдвинутой частоты достаточно блока 2 преобразовани . Причем, во втором канале 2,2 блока 2 формируетс  сиг нал РИ 12, сдвинутый во времени на длительность первого РИ12. При сдвиге вверх в процессе участвуют оба блока 2 и 2. Причем, в канале 2.1 блока 2 формируетс  РИ12 (фиг. 56), а в канале 2. блока РИ32 (фиг. 56), которое в сумме образует сигнал ПС1 (фиг. 16). С помощью остальных каналов блоков 2 и 2 формируетс  сигнал ПС2 (фиг. 16). Последний формируетс  аналогично ПС 1 , но под действием других пар сигналов с выходов блока 1, которые сдвинуты во времени на N/f по отношению к первым (участвующим в формировании ПС1) парам.

На входы 2-6 каналов блока 2 подаютс  дополнительно сигналы с выходов 1-2 и 1-4 блока 1 соответственно , поскольку сигналы ВИ32 и ВИ42 формируютс  в каналах узла 2 с помощью элементов ЗАПРЕТ 11. В остальном работа каналов 2 .1 и 2.2 ,происходит аналогично каналам 2.1 и 2.2. Элементы ЗАПРЕТ 11 необходимь лишь дл  общего случа  выбора временного положени  сигналов ВИ12 и ВИ22, а дл  частного случа  (фиг. 5) - указанные дополнительные сигналы не .

В блоке 1 управлени  формируютс  первый видеоимпульсный сигнал (ВИС1), в виде коротких импульсов с помощью формировател  13, управл н ций сигнал (УС) - в виде кода N f/F с помощью измерител . 12 и второй видеоимпульсный сигнал (ВИС2) в виде шести видеоимпульсных последовательностей - с помощью остальных узлов. Под действием ВИС1 с выхода формировател  13 и ВС частоты F в измерителе 12 измер етс  период 1/F ВС путем подсчета числа импульсов ВИС1 на одном периоде ВС. Работа остальных узлов блока 1 осуществл етс  под действием ВИС1 и кода N. На выходах 1-1 - 1-6 формируютс  соответственно сигналы ВИ11, ВИ12, ВИ21, ВИ22, ВИ31 и ВИ41 (сигналы ВИ32 и ВИ42 формируютс  в каналах блока 2 из сигналов ВИ31 и ВИ41). С помощью формировател  14.1 и триггера 17 формируютс  два сигнала типа меандр (ВИ12 и ВИ22, фиг. 6а или-ТО же самое, ВИ41 и ВИ31, фиг. 6б), которые коммутируютс  с помощью переключател  20 либо на выходы 1-2 и 1-4 (при сдвиге f вниз), либо на выходы 1-5 и 1-6 блока 1. Сигналы ВИ11 и ВИ21 формируютс  с помощью формировател  14.2, элемента 16 и арифметического устройства 15.

В устройстве 15 число N преобразуетс  в число N, NT1 .(знак - при сдвиге f вниз). На один вход элемента 16 (вход А) поступает код N(Nj N, при сдвиге f вниз и N 1 при сдвиге f вверх) с выхода коммутатора 20. На второй вход элемента 16 (вход Б) поступает выходной код формировател  14.2. Значение последнего измен етс  во времени от О до N ( под действием импульсов ВИС1. В элементе 16 выполн етс  сравнение кодов входных чисел, при этом на его выходе (выход Б А микросхемы, фиг. 56) формируетс  ВИ, длительность которого равна N, периодам ВИС1 (т.е. ВИ длительностью N,/f либо 1/f), а частота следовани  - N/fi В элементах 18 и 19 выполн етс  перемножение выходных сигналов элемента 16 и триггера 17, в результате чего частота следовани  ВИ с выхода элемента 16 уменьшаетс  вдвое, а на выходах элементов 18 и 19 (выходах 1-1 и 1-3 блока 1) формируютс  сигналы ВИ21 и ВИ11 (фиг. 6).

Сигналы ВИ12 и ВИ22 (фиг. 6б) в режиме Сдвиг f вверх формируютс  с помощью формирователей14.3 и 14.4 соответственно, которые работают в режиме вычитани . Каждый формирователь управл етс  сигналом с соответствующего выхода триггера и кодом К. По окончании сигнала с выхода триггера 1 7 в формирователь записьшаетс  число k . Под действием импульсов , поступающих на счетный вход, число N уменьшаетс  до О., При этом в момент установки счетчика формиро5

вател  в О формируетс  срез выходного счетчика сигнала счетчика. Сформированные таким образом ВИ12 и ВИ22 через переключатель 20 поступают (в режиме сдвига частоты вверх) на выходы 1-4 и 1-2 блока 1 соответственно .

Процесс сдвига частоты заполнени 

0 РИ выполн етс  в регистре 9 в два такта.

В течение первого такта (интервал времени между первым и вторым импульсами сигнала ВС, фиг. 5) на входы 9-1 и 9-2 регистра 9 синхронно поступают РИ1 и ЧМС1 (фиг. 5а). При этом, под действием каждого импульса ЧМС1 в первьй разр д регистра 9 записываетс  в виде зар дового пакета мгно0 венное значение РИ1, соответствующее этому импульсу, а ранее записанные мгновенные значени  смещаютс  на один разр д в направлении к концу АРС. Таким образом, к приходу последнего

5 импульса ЧМС1, действующего в 1-м

такте в разр дах АРС, оказываетс  записанным весь РИ1, точнее предоставл етс  в виде дискретной копии, т.е. отдельными значени ми, соответствующими моментам действи  импульсов ЧМС1. Кроме того, РИ1 оказываетс  записанным в первые п - k(N-1) разр дов регистра (здесь k f,/f).

В течение второго такта (фиг. 5, интервал времени между вторым и третьим импульсами сигнала ВС) импульсы ЧМС1 вновь, поступа  на регистр 9, вызывают продвижение всех выборок (записанных в первом такте) к концу, т.е. с приходом каждого импульса на тактовом входе выборки РИ1 смещаютс  на один разр д в сторону конца ре- гистра 9. С помощью коммутатора 10 на выход канала включаетс  п -и разр д либо, что то же самое, выход регистра 9. На этом выходе в течение второго такта поочередно возникают выборки (мгновенные значени ) РИ1, начина  с 1-й и конча  последней , в результате чего формируетс  РИ (РИ12, фиг. 5а). Последний имеет большую (при сдвиге частоты вниз) длительность, равную продолжительности второго такта, вследствие различи  частот f, и f (f при

5 сдвиге частоты вниз), что равносильно сдвигу частоты.

Одним из основных преимуществ предлагаемого способа по сравнению

0

5

0

5

0

с известным  вл етс  то что форма сигнала сдвинутой частоты целиком определ етс  формой исходного периодического сигнала. Это следует из линейности операций, выполненных под исходным сигналом. Так динамический диапазон амплитудного манипул тора., с помощью которого выполн етс  опе- :раци  прерывани  исходного сигнала,, Iсоставл ет 60 дБ, если его выпол- |нить на аналоговом ключе Динамичес- |кий диапазон аналогового регистра сдвига 5 с помощью которого выполн - |етс  задержка исходного сигнала, I также составл ет 60-70 дБ. Кроме того, согласно предлагаемо- 1му способу возможен сдвиг частоты ;как вверх, так и вниз по отношению :К частоте f .исходного сигнала. Дей- :ствительно, частота сигнала, полученного согласно предлагаемому способу,

-

k

определена выражением f

Nil N±1 , ,,. ., kN--f -N « второе слагаемое определ ет собой сдвиг частоты). Аналогичное выражение

;дл  известного способа,

f- f.-N N-1

1 f + f /(N-1), показывает невоэмож ность сдвига частоты вниз.

Дл  предлагаемого способа минимальное значение N равно К д,,, - 2, что соответствует максимальному сдви гу частоты, равному f/2, а максимальное значение N определ етс  длиной регистра 9, т.е. числом его разр дов (п) в соответствии с n/k, где k - число выборок, выдел емых на одном периоде исходного сигнала или, то же самое, k f,/fa Диапазон частот исходного сигнала определ етс  диапазоном (f т макс рабочих тактовых частот регистра в соответствии с (f/wmi - fnavc )

( J ft миц - frwa.c ) регистра

выполненного на основе микросхемы, п - 512, а (f т мич f-T макс )

. 383459 О

32 кП - 1,024 МГц. Верхн   гранич

5

на  частота f (дд,. составл ет 100 МГц дл  современных АРС.

5 Таким образом, благодар  практически неискаженной передаче формы исходного сигнала, возможности сдвига частоты (до f/2) как вверх, так и вниз по отношению к частоте f исход0 ного сигнала, предлагаемьш способ может найти применение в радиоэлектронике , св зи, радиолокации, измерительной технике и т.п.

Claims (1)

1. 5 Формула изобретени 

   Способ сдвига частоты f сигнала под действием вспомогательного сигнала с частотой F, включающий форми- 0 рование прерывистого сигнала, о т- личающийс  тем, что, с целью сохранени  исходной формы сигнала с частотой f., формируют две последовательности прерывистого сигнала 5 из сигнала с частотой f, при этом прерывистый сигнал первой последовательности формируют начина  с момента прихода каждого нечетного импульса последовательности вспомога- 0 тельного сигнала с частотой F,

   прврывистьй сигнал второй последовательности формируют начина  с момента прихода каждого четного импульса пос- . ледовательности вспомогательного сигнала с частотой F, причем длительность прерывистого сигнала .в обеих последовательност х составл ет либо в случае сдвига частоты f сигна ла вверх (N+1)/f, а длительности прео рывистых сигналов линейно сжимают затем до длительности 1/F, либо в случае сдвига частоты f сигнала вниз (N-1)/f, а длительности преры- вистых сигналов линейно расшир ют 5 затем до длительности 1/F, где N - целое ЧИС.ЛО, равное N f/F, и одновременно с сжатием и расширением прерывистых сигналов их задерживают на врем  1/F, после чего последовательности суммируют.

   1-7 1-8

   tmpeseK 2

   1-9 f 3

   9UZ.S

   а

   ./г

   л

   2-5 2-5

   -вЖ

   «/8. 4

   А.

   Фиг. 5