SU1709533A1 - Устройство дл передачи сигналов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано дл  синхронизации вычислительных систем и позвол ет сократить число передающих линий. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  передачи коди- рованных тактовых сигналов. Это достигаетс  за счет введени  модул тора 9. детектора 17 и регистра 3 сдвига. 3 з,п. ф-лы. 10 ил.

Description

Изобретение относитс  к вычислительной технике и может бытьиспользовано дл  синхронизации вычислительных систем .

Цель изобретени  - расширение функциональных возможностей .за счет обеспечени  передачи кодированных тактовых сигналов.

На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 - схема шифратора; на фиг.З - схема модул тора; на фиг.4 - схема детектора; на фиг.5-10 - временные диаграммы работы устройства.

Устройство содержит тактовый генератор 1, его выход 2, регистр 3 сдвига, распределитель 4 импульсов, преобразователь 5 цифрового кода в бипол рный, счетчики 6 и 7 распределител  4, шифратор 8, модул тор 9. тактовый вход 10 шифратора, вход 11 модул тора , информационные входы 12 и 13 шифратора, выход 14 шифратора, выходы 15 модул тора, преобразователь 16 бипол рного кода в цифровой, детектор 17. дешифратор 18, формирователи 19 импульсов..

выходы 20. выходы 21 преобразовател  16. выходы 22 детектора и выходы 23 дешифратора .

Шифратор 8 содержит элемент ИЛИ 24. элемент НЕ 25 и триггер 26.

Модул тор 9 содержит счетный триггер 27. элемент НЕ 28. селекторы 29 и 30 и элементы И 31 и 32.

Детектор 17 содержит триггер 33. элемент ИЛИ 34. триггер 35. селекторы 36 и 37 и триггер 38.

Устройство работает следующим образом .

При включении питани  происходит установка в исходное состо ние счетчиков 6 и 7. на информационных входах которых заранее задан код начала отсчета. После того, как на входах счетчиков по вл етс  частота, счетчики начинают отсчет времени периодов следовани  тактовых импульсов, величина которых определ етс  коэффициентом делени  и обусловлена требовани ми к характеру тактовых импульсов системы. Одновременно начинаетс  отсчет времени

цикла кодировани  информации на счетчике 7 цикла кодировани . При по влении на выходе 12 переполнени  сметчиков 6 сигналов , обозначающих конец периодов следовани  тактовых импульсов, выходные сигналы поступают на входы сброса в ноль счетчиков 6 и информационные входы шифратора 8. Работа счетчика 7 происходит аналогично . Выход 13 счетчика 7 поступает на вход установки в ноль счетчика и синхровход шифратора 8. Одновременно на синхровход 10 шифратора 8 {поступает опорна  частота от генератора 1. Фазовые соотношени  между счетчиками 6 и 7 задаютс  при начальной установке по питанию, а в дальнейшем подтверждаютс  через обратную св зь с выхода счетчиков на установочные входы. Так как на входы шифратора 8 поступает комплект, периодических последовательностей импульсов с фиксированными фазовыми соотношени ми, кратными периоду тактовой частоты и периодический сигнал цикла кодировани , так же с кратным периодом, то в шифраторе В возможно провести преобразование периодов следовани  сформированных счетчиками 6 тактовых сигналов в цифровой код с разр дностью , определ емой периодом следовани  выходных импульсов, счетчика 7 цикла кодировани .

Сформированна  в шифраторе 8 непрерывна  последовательность цифровых кодограмм , содержаща  в каждой кодограмме признак отсчета разр дов, определ емый счетчиком 7, поступает на вход 14 модул тора 9, где преобразуетс  к виду, пригодному дл  формировани  структуры импульсов какого-либо стандартного кода и 51терфейсного типа. Сигнал с выхода 15 модул тора 9 поступает на вход преобразовател  5, в качестве которого используетс  обычный импульсный трансформатор, с выхода которого сигнал поступает на вход преобразовател  16.

На выходах 21 преобразовател  16, подключенных к входам детектора 17, сформирован сигнал, соответствующий структуре прин того в системе интерфейсного кода, который после детектировани  подаетс  на входы регистра 3. с выхода которого на входы дешифратора 18, на выходах 23 по вл етс  цифрова  кодограмма тактовых сигналов, сформированных счетчиками 6.

Дешифратор 18 совместно с регистром 3 сдвига при получении на вход цифровой кодограммы от детектора 17 дл  правильной расшифровки фазовых соотношений сигналов производит прив зку начала своей работы к признаку начала цикла кодировани , сформированного счетчиком 7 синхронно , во всех каналах резервировани  системы , что позвол ет на выходах всех дешифраторов абонентов получить необходимый набор тактовых сигналов с периодами и цифровыми соотношени ми, заданными счетчикамИ 6. С выходов 23 дешифратора 18 тактовые сигналы поступают на вход формирователей 19, где при необходимости может производитьс  корректировка и деформирование каждого отдельного такта, поступающего в дальнейшем на выходы 20.

Работа шифратора происходит следующим образом.

При поступлении на вход дешифратора

5 18 сигналов счетчиков 6 и 7 на выходе элемента ИЛИ 24 по вл етс  суммарный сигнал , в котором учтены соотношени  сигналов, а также имеют место случайные помехи, определ емые соотношением задержек реальных Счетчиков.

Импульсный сигнал с выхода элемента ИЛИ 24 поступает на Информационный вход триггера, на синхронизирующий вход которого подаетс  инверсна  частота с выхода

5 генератора 1.

При этом на выходе триггера 26 формируетс  сигнал, содержащий в себе информацию о фазовых соотношени х сигналов, но не содержащий случайных помех.

0 ; Работа модул тора 9 происходит следующим образом.

На информационный вход 11 триггера 27 подаетс  опорна  частота с выхода генератора 1. При этом на выходе триггера 27

5 формируютс  два такта частоты с периодом вдвое большим, чем входной. Эти такты поступают на вторые входы селекторов 29 и 30. На управл ющие входы подаетс  суммарный сигнал с выхода шифратора, причем на

0 первый селектор подаютс  пр мые, а на второй - инверсные сигналы. Разводка сигналов по входам селекторов 29 и 30 выполнена таким образом, что на выходах 15 элементов формировались две идентичные последовательности кодовых сигналов, пригодных дл  формировани  предварительных кодограмм одного из стандартных интерфейсных кодов, в данном случае дл  бипол рного, фазоманипулированного с возвращением к

0 нулю.

На элементах И 31 и 32, подключаемых к выходам селекторов 29 и 30, происходит окончательна  модул ци  сигналов опорной частоты,  вл ющейс  в данном случае

5 несущественным.

Работа детектора 17 происходит следу- , ющим образом. На вход детектора подаетс  информаци  с выхода 21 преобразовател  1 б, точно повтор юща  информацию с выхода модул тора 9. При этом на выходе элемента ИЛИ 34 из кодограмм выдел етс  опорна  частота 1, а с помощью триггеров 33 и 35 и селекторов 36 и 37 выдел етс  сигнал, содержащий информацию о фазовых соотношени х сигналов, сформированных счетчиками б и 7. Триггер 38 предназначен дл  защиты последующей схемы от помех, вызванных случайным соотношением задержек элементов схемы, выходы триггера 38 и элемента ИЛИ 34  вл ютс  выходами 22 детектора.,

На информационный вход регистра 3 подаетс  кодова  последовательность импульсов с выхода 22 детектора 17, а на синхровход подаетс  частота с выхода 22 элемента ИЛИ 34, При этом число разр дов регистра 3 выбираетс  таким образом, что за интервал времени, определ емый счетчиком 7 цикла кодировани , смен ют свое состо ние все разр ды. Выделение тактовыу сигналов, эквивалентных сигналам на выхо-х де счетчиков б и 7, производитс  дешифратором 18, разр дность которого также определ етс  исход  из числа исходных тактовых сигналов. Сигналы с выхода 23 дешифраторапоступают на вход формирователей 19, в качестве которых могут использоватьс , например,одновибраторы 133 АГЗ или аналогичные,

Claims (4)

1. Формула изобретени  Т. Устройство дл  передачи сигналов, содержащее тактовый генератор, распределитель импульсов, шифратор, преобразователь цифрового кода в бипрл рный , преобразователь .бипол рного кода в цифровой, дешифратор и группу формирователей импульсов, причем дешифратора соединены с входами формирователей импульсов группы, выходы которых  вл ютс  выходами устройства, отличающеес  .тем, что, с целью расширени  функциональных возможностей устройства за счет обеспечени  пере-, дачи кодированных тактовых .сигналов, в него введены модул тор, детектор и регистр сдвига, причем выход тактового генератора соединен с синхровходом модул тора и входом распределител  импульсов, выходы которого соединены с входами шифратора, выход которого соединен с информационным входом модул тора, выходы которого соединены с входами преобразовател  ц11фрового кода в бипол рный, выход которого соединен с входом преобразовател  бипол рного кода в цифровой, выходы которого соединены с входами детектора, первый выход которого соединен с информационным входом первого разр да регистра сдвига, синхровход которого соединен с вторым

   выходом детектора, выходы регистра сдвига соединены с входами дешифратора.
2. 2. Устройство поп.1,отличающеес   тем, что модул тор содержит счетный триггер, два селектора, элемент НЕ и два элемента И, причем счетный вход счетного триггера соединен с первым входом первого элемента И, первым входом второго элемента И и  вл етс  информационным входом модул тора, пр мой выход счетного триггера соединен с первыми информационными входами первого и второго селекторов , вторые информационные входы которых соединены с инверсным выходом счетного триггера, вход элемента НЕ соединен с первым управл ющим входом первого селектора, с вторым управл ющим входом второго селектора и  вл етс  синхровходом модул тора, выход элемента НЕ соединен с первым управл ющим -входом второго селектора и вторым управл ющим входом первого селектора, выходы первого и второго элементов И  вл ютс  соответственно первым и вторым выходами модул тора. /
3. 3. Устройство по п.1,отличающеес  тем, что детектор содержит три триггера, элемент ИЛИ и два селектора, причем вход установки в единицу первого триггера.соединен с первым входом элемента ИЛИ, первым информационным входом первого селектора и  вл етс  первым входом детектора , вход сброса первого триггера соединен с вторым входом элемента ИЛИ и  вл етс  вторым входом детектора, выход первого триггера соединен с информационным входом второго триггера, синхровход которого соединен с выходом элемента ИЛИ, с синхровходом третьего триггера и  вл етс  первым выходом детектора пр мой выход второго триггера соединен с вторым информационным входом первого селектора, инверсный выход второго триггера соединен с первым информационным входом второго селектора, первый управл ющий вход которого соединен с вторым управл ющим входом второго селектора, вторым информационным входом второго селектора и инверсным выходом первого селектора, выход второго селектора соединен с информационным входом третьего триггера, первым и вторым управл ющими входами первого селектора, выход третьего триггера  вл етс  вторым выходом детектора .
4. 4. Устройство по П.1, отличающеес   тем, что шифратор соодержит элемент ИЛИ, триггер и элемент НЕ, причем входы элемента ИЛИ  вл ютс  информационными входами шифратора, выход элемента ИЛИ соединен с информационным входом триггера , синхровход которого соединен с выходом элемента НЕ, вход которого  вл етс  тактовым входом шифратора, выход триггера  вл етс  выходом шифратора.

   W

   Фиг 2

   31

   Фигд

   Op ( p I i2p I 3p ftM Чччтогпс .. ,,,1,.. г ©©TLTiJnjnjajijn fb/K. tf ffnuf Q ffff ,д; PetSomet Af ЗулЯ/по а

   ёшходь/

   о9улЯ1тр

   (

   rUTJTjnjTJTJXTUTJTJXnJTJTJTJTJTJTl:

   7ч

   Тц«: const

   Ч

   г ip I Зр

   ии-

   Л7

   ч4(/г. . -tутттт )

   сч

   1

   1

   с/ /nJTJT-TUOJ JTJlJTJTJl.

   /

   Yffyff/(

   J L

   Cft. J- - ЧгГЧУЧг г гЧг

   Of IP Sft . 3f

   deffreft/nofat

   Ч.

   r§

   Ч.

   . dfmeftmofl tviuyifaiaofn

   SkSvSetJteHn ftf. .

   fsfu&rjtejvfft TAKTi

   дкбаёллент 7Af(J

   дкбчёсиинт ТАКП

   ФС4. 8 uглJlJ JlJlJ J

   уТТТТТ/

   W

   L

   /.

   J7T7777I

   Ul

   w

   иIT

   V77///r

   фс(г. /

   У////7,