SU488358A1 - Приемное устройство аппаратуры многочастотной передачи данных - Google Patents

Description

I

Изобретение относитс  к телеграфной св зи , а именно к -приемным устройствам аппаратуры многочастотной передачи данных и .используетс  в случае, когда по пр мому каналу каждый знак передают Многочастотной посылкой переменной длительности до тех пор, пока по обратному каналу не поступит квитирующий сигнал в течение заданного промежутка времени контрол .

Известно приемное устройство аппаратуры многочастотной передачи данных, содержащее узлы контрол  четных и нечетных знаковых комбинаций частот, входы которых подключены к выходу схем «ИЛИ, на параллельно соединенные первые входы которых подан сигнал нарушени  логических условий приема, на вторые входы - соответственно четные и нечетные знаковые комбинации частот , а выходы узлов контрол  четных и нечетных знаковых комб.инаций частот подключены к раздельным входам управл ющего триггера, и узел управлени  частотой обратного канала.

Цель изобретени  - минимизаци  числа элементов, необходимых дл  повышени  скорости передачи данных.

Это достигаетс  тем, что выходы узлов контрол  четных и нечетных знаковых комбинаций частот через последовательно соединенные первые схему «И, схему «НЕ и дополнительную схему «ИЛИ подключены ко входу дополнительного узла контрол , причем второй вход дополнительной схемы «ИЛИ подключен к первым входам схем «РШИ, а выход дополнительного узла контрол  подключен ко входу вторых схем «НЕ и «И, ко второму входу которой подключен один из раздельных выходов управл ющего триггера и вход третьей схемы «ИЕ, пр:и этом выход второй схемы «И подключен к первому входу управл ющей схемы «ИЛИ, ко второму входу которой через третью схему «И подключены выходы второй и третьей схем «НЕ, а выход управл ющей схемы «ИЛИ - к узлу управлени  частотой обратного канала.

На чертеже приведена блок-схема описываемого устройства.

Устройство содержит узлы 1 и 2 контрол  четных и нечетных знаковых комбинаций частот , на входах которых включены соответственно логические схемы «ИЛИ 3 и 4. На входы 5 и 6 логических схем «ИЛИ 3 и 4 подаетс  сигнал нарушени  логических условий приема.

Узел 1 обеспечивает выдачу сигнала на выходе 7 после того, как в течение заданного промежутка времени контрол  Гк.пр имеет место непрерывное выполнение логических условий контрол  принимаемого сигнала (и, конечно, если отсчет времени ведетс  узлом

1, а не узлом 2, что олредел етс  сигналом, поступающим на вход 8 логической схемы «ИЛИ 3).

То же относитс  и к выдаче сигнала на выходе 9 узла 2 отсчета времени контрол , выполненного тождественно.

Кроме того, устройство содержит управл ющий триггер 10, к соответствующим точкам которого подключены выходы 9 и 7 узлов 2 и I, и узел 11 управлени  частотой обратного канала.

Дополнительный узел 12 контрол  четных и нечетных знаковых комбинаций частот выполнен аналогично узлам 1 и 2 с той лишь разницей, что на его выходе 13 сигнал по вл етс  через промежуток времени непрерывного выполнени  логических условий контрол  ДГ, существенно меньший, чем дл  узлов 1 и 2. Это достигнуто тем, что емкость конденсатора в узле 12 выбрана соответственно меньще емкости конденсаторов в узлах 1 и 2. На входе узла 12 контрол  также включена схема «ИЛИ 14, первый вход 15 которой также подключен к шине нарушений логических условий приема.

Выходы 7 и 9 узлов 1 и 2 контрол  подключены iKO второму входу 16 схемы «ИЛИ 14 через схему «И 17 и схему «НЕ 18. Далее устройство содержит схемы «И 19 и 20, выходы которых подключены к двухвходовой схеме «ИЛИ 21, выход которой подключен к узлу II управлени  частотой обратного канала .

Выход 13 узла 12 контрол  и 1выход 22 триггера 10 подключены к соответствующим входам схемы «И 19 непосредственно, а к входам схемы «И 20 через схемы «НЕ 23 и 24 соответственно.

Работа описываемого устройства рассматриваетс  поэтапно.

1-й этап. Начинаетс  рассмотрение с момента , когда в приемник начинает поступать комбинаци  трех частот, отлична  от последней , уже прин той приемником. Нри смене частот, хот  бы в одной из групп, кратковременно не будут выполн тьс  услови  логической проверки. При этом по витс  импульс нарушени  логических условий приема. Этот импульс через схемы «ИЛИ 3, 4 и 14 поступит на узлы 1, 2 и 12 и приведет их в исходное состо ние.

Состо ни  на выходах 7, 9 и 13 узлов 1, 2 и 12 будут одинаковыми и соответствовать логической единице. При таких состо ни х узлы 1 и 2 не оказывают никакого воздействи  на управл ющий триггер 10. Однако, на выходе схемы «И 17 по витс  единичное состо ние , а на Выходе схемы «НЕ 18 - нулевое .

Состо ние на выходе схемы «ИЛИ 21 будет совоадать с состо нием на выходе 22 управл ющего триггера 10. Действительно, если на выходе 22 управл ющего триггера 10 состо ние единичное, то будут единичные состо ни  на выходе схемы «И 19 и на выходе схемы «ИЛИ 21.

Если же на выходе 22 управл ющего триггера 10 состо ние нулевое, то и на выходе схемы «И 19 будет нулевое состо ние. На выходе схемы «И 20 будет также нулевое состо ние, ибо нулевым будет состо ние на выходе схемы «НЕ 23. Следовательно, на выходе схемы «ИЛИ 21 будет нулевое состо ние .

2-й этап. После окончани  импульса нарушени  логических условий (из-за замены знака ) начнетс  отсчет времени узлами 1, 2 и 12. Через врем  ДГ узел 12 изменит состо ние на выходе с единичного на нулевое. Это приведет к тому, что состо ние на выходе схемы «ИЛИ 21 станет противоположным состо нию на выходе 22 управл ющего триггера 10.

Действительно, если на выходе 22 управл ющего триггера 10 состо ние единичное, то на выходах схем «НЕ 24 и «И 20 будут нулевые состо ни . Так как на одном из входов схемы «И 19 тоже нулевое состо ние, то будет нулевое состо ние и на выходе схемы «И 19, а потому и на выходе схемы «ИЛИ 21.

Если же на выходе 22 управл ющего триггера 10 состо ние нулевое, то на выходах схем «НЕ 23 и 24 будут единичные состо ни . Такие же состо ни  будут на выходах схем «И 20 и «ИЛИ 21.

Итак, на 2-м этапе состо ние на выходе схемы «ИЛИ 21 стало противоположным состо нию на выходе 22 управл ющего триггера ilOi. В результате изменени  состо ни  на выходе схемы «ИЛИ 21 изменитс  частота в обратном канале.

3-й этап. По прошествии времени Тк.пр изменитс  состо ние на выходе одного из узлов 1 или 2. По вление нулевого состо ни  на выходе одного из этих узлов приведет к изменению состо ни  управл ющего триггера 10. Состо ние на выходе схемы «И 17 станет нулевым, а на выходе схемы «НЕ 18 - единичным . В результате узел 12 придет в исходное состо ние, и на его выходе 13 состо ние станет единичным. Одновременное изменение состо ний на выходах 22 и 13 не измен ет состо ни  на выходе схемы «ИЛИ 21 и, следовательно , не приведет к изменению частоты в обратном канале. И если, например, в обратном канале посылалась, начина  с момента отсчета AT, частота /ь то и после отсчета ГК.ПР она будет подаватьс  в канал.

4-й этап. Этот этап длитс  до по влени  импульса нарушени  логических условий изза поступлени  в приемник последуюш.ей трехчастотной посылки.

На этом цикл приема знака заканчиваетс .

Далее рассматриваетс  случай, когда при приеме знака из-за помех в канале св зи в какой-то момент оказались нарущенными логические услови  приема.

Если это произошло на первом этапе, т. е.

до отсчета ДГ узлом 12, то никаких изменеНИИ частоты в обратном «анале не произойдет . Узлы 1, 2 и 12 просто придут в исходное состо ние.

Если же нарушение из-за помехи произошло на втором этапе, т. е. после отсчета AT, но до отсчета Гк.пр, то в обратный канал начнет вновь поступать та же частота (.например, /г), кака  поступала на первом этапе, т. е. до отсчета АГ. Частота /i не будет зафиксирована приемником обратного канала из-за недостаточной продолжительности поступлени  (меньше Гк.обр).

Если же нарушение из-за помехи произошло после отсчета Гк.пр. то не будет изменени  состо ни  на выходе 13 узла 12, и, следовательно , не будет изменени  частоты в обратном канале. По достижении длительности 7к.обр частота обратного канала будет зафиксирована приемником обратного канала.

Claims (1)

1. Формула изобретени 

   Приемное устройство аппаратуры многочастотной передачи данных, содержашее узлы контрол  четных и нечетных знаковых комбинаций частот, входы которых подключены к выходу схем «ИЛИ, на параллельно соединенные первые входы которых подан сигнал нарушени  логических условий приема , на вторые входы-соответственно четные и нечетные знаковые комбинации частот, а выходы узлов контрол  четных и нечетных знаковых комбинаций частот подключены к

   раздельным входам управл юшего триггера, и узел управлени  частотой обратного канала , отличающеес  тем, что, с целью минимизации числа элементов, необходимых дл  повышени  скорости передачи данных, выходы узлов контрол  четных и нечетных знаковых комбинаций частот через последовательно соединенные первые схему «И, схему «НЕ и дополнительную схему «ИЛИ подключены ко входу дополнительного узла контрол , причем второй вход дополнительной схемы «ИЛИ подключен к первым входам схем «ИЛИ, а выход дополнительного узла контрол  подключен ко входу вторых схем «НЕ и «И, ко второму входу которой подключен один из раздельных выходов управл ющего триггера и вход третьей схемы «НЕ, при этом выход второй схемы «И подключен к первому входу управл ющей схемы «ИЛИ, ко второму входу которой через

   третью схему «И подключены выходы второй и третьей схем «НЕ, а выход управл ющей схемы «ИЛИ - к узлу управлени  частотой обратного канала.