SU873445A1 - Устройство дл синхронизации по циклам - Google Patents
Устройство дл синхронизации по циклам Download PDFInfo
- Publication number
- SU873445A1 SU873445A1 SU792813871A SU2813871A SU873445A1 SU 873445 A1 SU873445 A1 SU 873445A1 SU 792813871 A SU792813871 A SU 792813871A SU 2813871 A SU2813871 A SU 2813871A SU 873445 A1 SU873445 A1 SU 873445A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- decoder
- output
- counter
- cycle
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ
I
Изобретение относитс к св зи и может использоватьс в приемных устройствах синхронизации по циклам систем передачи дискретной информации.
Известно устройство дл синхронизации по циклам, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, регистр сдвига, и дешифратор заданного состо ни , и счетчик Циклов 1 .
Однако известное устройство имеет сравнительно невысокую помехоустойчивость.
Целью изобретени вл етс повышение помехоустойчивости.
Цель достигаетс тем, что в устройстве выход регистра сдвига подключен к другому входу элемента ИЛИ, выход дешифратора заданного состо ни подключен к входам «Сброс регистра сдвига и счетчика циклов, причем на счетные входы дешифратора синхрогруппы и счетчика циклов и на тактовый вход-регистра сдвига подана последовательность тактовых импульсов.
На чертеже приведена структурна электрическа схема приложенного устройства.
Устройство дл синхронизации по циклам содержит дешифратор 1 синхрогруппы, эЛёмент ИЛИ 2, регистр 3 сдвига, дешифратор 4 заданного состо ни и счетчик 5 циклов. Устройство работает следующим образом. Импульсно-кодовый . сигнал поступает на вход дешифратора 1, который при получении комбинации типа синхрогруппы ( маркера) генерирует на выходе отклик в виде «единичного импульса, поступающего через элемент ИЛИ 2 на вход регистра 3 и записываемого в его первом разр де. На тактовый вход регистра 3 поступает последовательность тактовых импульсов, которые продвигают записанную в регистр 3 единицу. Поскольку длина цикла синхронизации равна п разр дам, а длина регистра 3 равна ( п - 1) разр дам, то через цикл перва записанна в регистр 3 «единица, пройд
5 с выхода регистра 3 через элемент ИЛИ 2 на его вход, оказываетс во втором разр де регистра. Если эта перва «единица соответствует истинной синхрогруппе то через цикл на этой же позиции цикла по вл етс второй истинный отклик, и в первый разр д
Claims (1)
- 20 регистра 3 записываетс соответствующа ему «единица. Теперь по регистру 3 двигаютс две «единицы подр д. Таким образом , если отклик на синхрогруппу с выхода дешифратора 1 по вл етс регул рно на одной и той же позиции цикла, то в первых разр дах регистра 3 подр д записываютс «единицы. Ложным откликам соответствуют случайно распределенные по регистру 3 «единицы. Дешифратор 4 выдает сигнал, когда на выходах первых разр дов регистра 3 по вл етс требуемое число «единиц, расположенных в пор дке и количестве, определ емыми решающим правилом вхождени в синхронизм. Обычно прин то считать , что синхронизм найден, если на одной и той же позиции цикла подр д зарегистрировано заданное число откликов. Сигнал с выхода дешифратора 4 поступает на вход «Сброс регистра 3 и на вход «Сброс счетчика 5, на счетный вход которого поступают тактовые импульсы. В результате действи этого сигнала регистр 3 обнул етс и накопление «единиц в нем начинаетс сначала, а счетчик 5 фазируетс , после чего на выход устройства начинают регул рно поступать импульсы цикловой синхронизации. Последующие сигналы с выхода дешифратора 4 подтверждают фазу начальной установки счетчика 5. Предложенное устройство обеспечивает поиск синхронизма с накоплением и запоминанием временного положени откликов по всей длине цикла, что дает возможность сократить врем вхождени устройства в синхронизм и тем самым повысить его помехоустойчивость . Формула изобретени Устройство дл синхронизации по циклам, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, регистр сдвига и дешифратор заданного состо ни , и счетчик циклов, отличающеес тем, что, с целью повышени помехоустойчивости , выход регистра сдвига подключен к другому входу элемента ИЛИ, выход дешифратора заданного состо ни подключен к входам «Сброс регистра сдвига и счетчика циклов, причем на счетные входы дешифратора синхрогруппы и счетчика циклов и на тактовый вход регистра сдвига подана последовательность тактовых импульсов. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 578670, кл. Н 04 L 7/08, 1976 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792813871A SU873445A1 (ru) | 1979-08-17 | 1979-08-17 | Устройство дл синхронизации по циклам |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792813871A SU873445A1 (ru) | 1979-08-17 | 1979-08-17 | Устройство дл синхронизации по циклам |
Publications (1)
Publication Number | Publication Date |
---|---|
SU873445A1 true SU873445A1 (ru) | 1981-10-15 |
Family
ID=20848075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792813871A SU873445A1 (ru) | 1979-08-17 | 1979-08-17 | Устройство дл синхронизации по циклам |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU873445A1 (ru) |
-
1979
- 1979-08-17 SU SU792813871A patent/SU873445A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU873445A1 (ru) | Устройство дл синхронизации по циклам | |
SU843301A1 (ru) | Устройство формировани сигнала кадровойСиНХРОНизАции | |
SU1085005A2 (ru) | Устройство дл цикловой синхронизации | |
SU809293A1 (ru) | Устройство дл приема и передачииНфОРМАции | |
SU744704A1 (ru) | Дешифратор | |
SU551797A1 (ru) | Устройство дл выделени экстремумов временных интервалов | |
SU843273A1 (ru) | Устройство цикловой синхронизации | |
SU739728A1 (ru) | Селектор импульсов | |
RU1786675C (ru) | Устройство дл цикловой синхронизации | |
SU906014A1 (ru) | Устройство дл фазового пуска приемника | |
SU1511851A1 (ru) | Устройство дл синхронизации импульсов | |
SU429558A1 (ru) | Телевизионное устройство | |
RU1789985C (ru) | Устройство дл идентификации аналоговых сигналов | |
SU853671A1 (ru) | Устройство дл контрол фазовыхиСКАжЕНий СигНАлА ВОСпРОизВЕдЕНи | |
SU687577A1 (ru) | Устройство дл получени разности частот двух импульсных последовательностей | |
SU798785A1 (ru) | Устройство дл вывода информации | |
SU1665526A1 (ru) | Устройство дл приема дискретной информации | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU590860A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU746901A1 (ru) | Селектор импульсов | |
SU1656685A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU1085006A1 (ru) | Приемное устройство циклового фазировани | |
SU1672586A1 (ru) | Синхрогенератор | |
SU907817A1 (ru) | Устройство оценки сигнала | |
SU888125A1 (ru) | Устройство дл коррекции сбойных кодов в кольцевом распределителе |