SU1073872A1 - Устройство дл управлени @ -фазным шаговым двигателем - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ №-ФАЗНИМ ШАГОВЫМ ДВИГАТЕЛЕМ С электрическим дроблением шага, содержащее m ключевых усилителей мощности , коммутирующих соответствую- щие фазы двигател , и блок дроблени  шага, включающий в себ  первое одноразр дное посто нное запоминающее устройство с матрицей запоминакхце1х массива и дешифраторами строк и столбцов, реверсивный двог ичный счетчик, подключенный, входами к соответствующим шинам реверса и низкочастотнык импульсов тактировани , а разр дньоли выходами к входам дешифратора строк первого одноразр дного посто нного запоминающего устройства, и нереверсивный счегчик, подключенный входом к шине высокочастотных импульсов тактировани , а разр дными входами - к входам дешифратора столбцов первого одноразр дного посто нного запоминающего устройства, о т л и чающеес  тем что, с целью упрощени  и повышени  надежности устройства, блок дроблени  шага дополнительно содержит т-1 дополнитель. них одноразр дных посто нных запоминахщих устройств, идеитичнкх первому , входы дешифраторов строк и столбсл цов которых объединены и подключены к аналогичным входам первого одноразр дного посто нного запоминающего устройстйа, а выходы матриц запо минающих массивов с первого по m одноразр дных запоминающих устройств непосредственно подключены соответственно к входам с первого по m ключевых усилителей мощности. J.I . 3-tn I fO I i EZIfe

Description

и

дг

t

fm

ж г

Изобретение относитс  к электротехнике и может быть использовано в системах дискретного электропривода с шаговым двигателем.

Известно устройство дл  управлени  шаговым двигателем с электрическим дроблением шага, содержащее магнитную пам ть, запоминающие регистры , токовые ключи, дешифраторы двоичный реверсивный счетчик, стробируищее устройство, элементы задержки и логические элементы С17.

Недостатками этого устройства  вл ютс  сложность и низка  надежность .

Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  управлени  т-фазным шаговым двигателем с электрическим дроблением шага, содержащее m ключевых усилителей мощности, коммутирующих соответствугацие фазы двигател , и образующие блок дроблени  шага:одноразр дное посто нное запоминающее устройство с матрицей запоминающего массива и дешифраторами строк и столбцов; реверсивньтй двоичный счетчик, подключенный входами к соответствунщим шинам реверса и низкочастотных импульсов тактировани , а разр дными выходами к входам дешифратора строк запоминающего устройства; нереверсивный счетчик, подключенный входом к шине высокочастотных импульсов тактировани , а разр дными выходами к входам дешифратора столбцов запоминающего устройства. Оно содержит также распределитель импульсов и m логических двухвходовых элементов И,подключенных своими выходами к входам ключев1-к усилителей мощности, первыми входами - непосрественно и через элемент НЕ к выходу запоминакщего устройства, а вторыми входами - к выходам распределител  импульсов, св занного управл ющими входами с шинами реверса и установки в исходное состо ние , а тактирующим входом - с входом автоматического реверса дво .ичного реверсивного счетчика и одновременно с выходом логического эле . мента ИЛИ, подключенного входами к выходам заема и переноса двоич .ного реверсивного счетчика t2.

Недостатками этого устройства  вл ютс  сложность (большой объем аппаратуры) и низка  надежность (склонность к нару1чению синхронности работы между распределителем импульсов и запоминающим устройством из-за случайных сбоев в распределителе импульсов или в двоичных счетчиках).

Целью изобретени   вл етс  упрощние и повышение надежности устройства

Поставленна  цель достигаетс  тем, что в устройстве дл  управлени  m -фазным шаговым двигателем с электрическим дроблением шага, содержащем m ключевых усилителей мощности, коммутиругадих соответствующие фазы двигател , и блок дроблени  шага, включающий в себ  первое одноразр дное посто нное запоминающее устройство с матрицей запоминающего массива и дешифраторами строк и столбцов, реверсивный двоичный счетчик, подключенный входами к соответствующим шинам реверса и низкочастотных импульсов тактировани , а разр дными выходами - к входам дешифратора строк первого одноразр дного посто нного запоминакгдего устройства, и нереверсивный двоичный счетчик, подключенный входом к шине высокочастотных импульсов тактировани , а разр дными выходами - к входам дешифратора столбцов первого одноразр дного посто нного запоминающего устройства, блок дроблени  шага дополнительно снабжен т-1 дополнительными одноразр дными посто нными запоминающими устройствами, идентичных первому, входы дешифраторов строк и С-толбЦов которых объединены и подключены к аналоговым входам первого одноразр дного посто нного запоминающего устройства, а выходы матриц запоминающих массивов с первого по hi одноразр дных посто нных запоминающих устройств непосредственно подключены соответственно к входам с первого по m ключевых усилителей мощности,

На фиг, 1 приведена функциональна  схема предлагаемого устройства; на фиг, 2 - временные диаграммы, по сн ющие работу схемы,

стройство (фиг,1) содержит одноразр дные посто нные запоминаюгчие устройства 1,1-1т по числу каналов усилител  мощности, ключевые усилители 2,1-2т мощности, коммутирующие фазы 3,1-3m двигател , реверсивный двоичный счетчик 4 и нереверсивный двоичный счетчик 5,

Входы внутренних дешифраторов строк всех запоминающих устройств 1,1-1 т, объединены и подключены к соответствугацим разр дным выходам реверсивного двоичного счетчика 4, а входы внутренних дешифраторов столбцов этих запоминающих устройст объединены и подключены к соответствующим разр дным выходам нереверсивного двоичного счетчика 5, Выходы запоминающих устройств 1,1-lm непосредственно подключены соответственно к входам ключевых усилителей 2,1,2т мощности. Тактовый вход нереверсивного двоичного счетчика 5 соединен с шиной высокочастотных , импульсов тактировани  Tg, а тактовый вход реверсивного двоичного счетчика 4 - с шиной низкочастотных импульсов тактировани  Тц. Вход задани  направлени  пересчета реверсивного двоичного счетчика 4 соединен с шиной реверсировани  (задани  направлени  вращени ) двигател  Реверс , а его вход обнулени  - к шине установки в исходное нулевое состо ние цУст. Устройство работает следугачим образом. В первоначальном состо нии на шину УСТ.о устройства (фиг.1) подаетс  сигнал установки в исходное состо ние. При этом счетчик 4 устанавливаетс  в нулевое исходное состо ние и через внутренние дешифраторы строк запоминающих устройств 1.1-1m выбираютс  первые строки их матриц. В соответствии с требуемым направлением вращени  двигател  к шине уРеверс прикладываетс  единичный или нулевой уровни потенциалов . При подаче на шину Т„ высокочастотных импульсов тактировани  в двоичном счетчике 5 (фиг.1) происхо дит потактный подсчет импульсов. При этом через внутренние дешифраторы , столбцов матриц всех запоминающих устройств осу1:1ествл етс  поочередное считывание записанных в  чейках первых строк матриц кодовых комбинаций. В первом такте Tg на вы ход каждого из запоминающих устройс выдаетс  информаци  его первой  чей ки, во втором такте - второй  чейки и т.д. до N-ой  чейки, где N- крат ность дроблени . В результате этого в исходном состо нии устройства на выходе запоминающего устройства 1.1 возникае посто нный единичный потенциал (иззаписанных единиц во всех  чейках первой строки его матрицы), а на вы ходах остальных запоминавших устройств 1.2-1гп возникают посто нные нулевые потенциалы (из-за записанных нулей во всех  чейках первых строк их матриц). Эти потенциалы от запоминающих устройств поступают на входы соответствующих ключевых усилителей мс  ности, в результате чего в фазе 3. шагового двигател  в исходном сост  нии обеспечиваетс  протекание ток номинального значени  3 ,. при нуле вых токах в остальных фазах ( фиг.2) . При поступлении на шину Т первого низкочастотного тактирующего импульса в двоичном счетчике 4 записываетс  единица, в результате чего Ч(ерез внутренние дешифраторы строк запоминающих устройств выбираютс  вторые строки их матриц. При этом в такт поступлени  на шину Т. (фиг.2) тактирующих импульсов происходит высокочастотное периодическое считывание информации всех  чеек вторых строк матриц запоминающих устройств. Благодар  этому на выходе запоминаквдего устройства 1.1 возникает генераци  высокочастотных импульсов со скважностью N/N-1 (из-за записанных единиц и одного нул  в  чейках второй строки его матрицы), а на выходе устройства 1.2 возникает генераци  аналогичных импульсов, но со скважностью N (из-за записанной одной единицы и N-1 нулей в  чейках второй строки его матрицы). На выходах остальных запоминающих устройств возникают посто нные нулевые потенциалы. Эти импульсы, поступа  на входы усилителей 2.1-2tTi, создают токи величуной М-1/МЭ - в первой фазе и 1/N 3, - во второй фазе (при нуевых токах в остальных фазах). В последующих тактах поступлени  импуль,сов на шину T/i, аналогично указанному первому такту, через реверсивный счетчик 4 происходит дальнейша  порчередна  выборка последующих строк матриц запоминающих устройств. В соответствии с этим поочередно формируютс  периодические высокочастотные импульсы со скважностью N/N-2, N/N-3N - на выходе устройства 1.1 ч со скважностью N/2, N/3 ......N/N-1 - на выходе устройства 1.2. Это приводит к линейноступенчатому уменьшению тока t4-2/N Зц N-S/NJj - в фазе 3.1 двигател  и его увеличению 2NDH 3/N Зн Ы-1/МЭц в.фазе 3.2 ( фиг.2). В последнем N-OM такте этого цикла в фазе 3.2 двигател  устанавливаетс  номинальное значение тока JH (при нулевых значени х токов во всех остальных фазах). При указанном цикле работы устройства (применительно к четырехЛазному двигателю) за N тактов поступлени  низкочастотных импульсов на шину T в первых двух фазах двигател  осуществл етс  линейное N-стуу пенчатое изменение тока (уменычение в первой фазе и одновременное увеличение во второй фазе). Ступенчатое изменение токов в смежных фазах двигател  приводит к ступенчатому повороту суммарного вектора электромагнитного момента и соответственно ротора. В результате ротор отрабатывает N дробных шагов, величиной AP-fT .величина основного шага.

Последующие циклы функционировани  устройства аналогичны рассмотренному первому, с той лишь разницей, что, благодар  поочередной выборке последующих строк матриц запоминающих устройств на их выходах генерируютс  такие широтно-импульсные сигналы, которые обеспечивают синхронные изменени  токов (уменьшение в одной и увеличение в другой) в дру гих парах управл кщих фаз двигател .

После завершени  полного цикла опроса всех строк запоминаюдих устройств вектор электрического пол  двигател  описывает угол 2л радиан.. При этом счетчик 4 подсчитывает mN низкочастотных импульсов и переполн етс  до своего установленного коэффициента пересчета.

Последупщий полный цикл функционировани  устройства начинаетс  с поступлением на шину Т очёреас ного {mN+i)-ro импульса.

Реверсирование двигател  осуществл етс  путем изменени  paHSie приложенного на шине Реверс логического потенциала на обратный. При этом измен ютс  на обратные указанные процессы опроса строк запомина .

М

Tff.

pnnrinnnnnnnnnnnnлппп стппг№ гтппш{nnnnnrjnлnnfinnnnnлnnn

кхцих устройств и соответственно формирование токов в фазах.

В зависимости от требуемого за .кона ступенчатого изменени  фазных ГОКОВ двигател  при электрическом дроблении шага (линейного, синусоидально косинусоидального , трапецоидального и т.д.) в матрицах запоминающих устройств предварительно записываютс  соответствующие кодовые наборы.

Частота тактирукщих импульсов на шине Tg выбираетс  исход  из величины электромагнитной посто нной времени данного двигател  так, чтобы обеспечить допустимые пульсации тока при осуществл емой широтноимпульсной модул ции фазных напр жений .

Возникновение под воздействием помех и наводок случайных сбоев в двоичном счетчике 5 могут привести только лишь к возникновению кратковременных завалов амплитуд токов в рабочих фазах двигатели а в счетчике 4 - только лишь к пространственному сдвигу положени  ротора , что значительно повышает надежность устройства.

feStfc

Claims (1)

1. УСТРОЙСТВО ДОЯ УПРАВЛЕНИЯ ' m-ФАЗНЫМ ШАГОВЫМ ДВИГАТЕЛЕМ с электрическим дроблением шага, содержащее m ключевых усилителей мощности, коммутирующих соответствую* щие фазы двигателя, и блок дробления шага, включающий в себя первое одноразрядное постоянное запоминающее устройство с матрицей запоминающего массива и дешифраторами строк и столбцов, реверсивный двоичный счетчик, подключенный, входами к соответствующим шинам реверса и низкочастотных импульсов тактирования, а разрядными выходами -к входам дешифратора строк первого одноразрядного постоянного запоминающего устройства, и нереверсивный счетчик, подключенный входом к шине высокочастотных импульсов тактирования, а разрядными входами - к входам дешифратора столбцов первого одноразрядного постоянного запоминающего устройства, о т л и чающееся тем, что, с целью упрощения и повышения надежности устройства, блок дробления шага дополнительно содержит m-Ι дополнитель. ных одноразрядных постоянных запоминающих устройств, идентичных перво- § му, входы дешифраторов строк и столбцов которых объединены и подключены к аналогичным входам первого одноразрядного постоянного запоминающего устройства, а выходы матриц запо? минающих массивов с первого по m одноразрядных запоминающих устройств непосредственно подключены соответственно к входам с первого по m ключевых усилителей мощности.

   SU ... 1073872