SU970355A1 - Преобразователь последовательного кода в параллельный - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах обмена информацией , реализующих способ предварительного накоплени  массивов информации.

Известен преобразователь, содержащий информационные входы, два распределител  импульсов, два генератора импульсов, выходной регистр, феррит-диодную матрицу преобразовани  последовательных кодов группы чисел в последовательность чисел, представленных параллельным кодом 1.

Недостатки данного преобразовател  заключаютс  в сравнительно больщом объеме оборудовани  и ограниченных функциональных возможност х.

Объем оборудовани  обусловлен необходимостью применени  в преобразователе двух систем адресации с помощью первой из которых осуществл етс  последовательный ввод группы чисел исходного массива информации в элементы ферритовой матрицы, а с помощью второй системы адресации - выборка из элементов ферритовой матрицы исходного массива информации с одновременным его преобразованием в последовательВ ПАРАЛЛЕЛЬНЫЙ

ность чисел, представленных параллельным кодом, что не позвол ет использовать в преобразователе элементы пам ти, имеющие одну систему адресации, структура которых наиболее оптимальна дл  реализации в виде больщих интегральных схем.

Ограничение функциональных возможностей заключаетс  в отсутствии преобразовани  исходного массива информации в последовательность чисел, представленных последовательным кодом.

Наиболее близким к предлагаемому  вл етс  преобразователь, содержащий входной регистр, распределитель импульсов, элемент задержки, счетчик, дещифратор, группу 15 элементов И, группу регистров, группу коммутаторов , элемент И и элемент ИЛИ 2 .

Недостатками известного преобразовател   вл ютс  больщие аппаратурные затраты обусловленные наличием, как системы выборки дл  поразр дной записи массива информации в регистры, так и системы выборки дл  почислового считыван  информации из регистров, что исключает возможность использовани  в устройстве больших интегральных схем пам ти, имеющих одну систему адресной выборки информации. Кроме того , известные преобразователи имеют ограниченные функциональные возможности, которые заключаютс  в том, что отсутствует возможность преобразовани  исходного массива информации в последовательность последовательных кодов.

Цель изобретени  - сокращение аппаратурных затрат преобразовател .

Поставленна  цель достигаетс  тем, что преобразователь последовательного кода в параллельный, содержащий входной регистр распределитель имнульсов, первый элемент И, первый элемент задержки, блок пам ти, счетчик по модулю m (ш - количество чисел преобразуемого массива информации), счетчик по модулю п (п - количество разр дов чисел преобразуемого массива информации ), причем разр дные входы входного регистра  вл ютс  входами преобразовател , вход синхронизации преобразовател  соединен с установочным входом входного регистра , дополнительно содержит три элемента 2 И-ИЛИ, второй элемент И, второй элемент задержки, триггер, выходной регистр, при этом вход пуска распределител  импульсов соединен с входом синхронизации преобразовател  и с входом записи входного регистра , первый выход распределител  импульсов соединен с входом считывани  блока пам ти, второй выход - с первыми входами первого и второго элементов 2 И-ИЛИ и с входами сдвига входного и выходного регистров, третий выход распределител  импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого элемента задержки, первым входом второго элемента И, вторыми входами первого и второго элементов 2 И-ИЛИ и первым входом третьего элемента 2 И-ИЛИ, вход управлени  режимом блока пам ти, третьи входы первого и второго элементов 2 И-ИЛИ и второй вход третьего элемента 2 И-ИЛИ соединены с нулевым выходом триггера, единичный выход которого соединен с входом первого элемента задержки, выход переноса счетчика по модулю m соединен с четвертым входом второго элемента 2 И-ИЛИ, третьим входом третьего элемента 2 И-ИЛИ и через второй элемент задержки с четвертым входом третьего элемента 2И-ИЛИ, S-вход триггера соединен с выходом переполнени  счетчика по модулю п, четвертым входом первого элемента 2 И-ИЛИ и вторым входом второго элемента И, R-вход триггера соединен с входами установки нул  счетчиков по модулю шипи  вл етс  управл ющим входом преобразовател , счетные входы счетчиков по модулю тип соединены соответственно с выходами первого и второго элементов 2 И-ИЛИ, разр дные выходы - соответственно с входами старших и млэдщих разр дов адреса блока пам ти, информационный

выход которого соединен с информационным входом выходного регистра и  вл етс  выходом последовательной информации преобразовател , разр дные выходы выходного регистра  вл ютс  выходами преобразовател ,

выходы первого и второго элементов И  вл ютс  соответственно первыми и вторыми выходами синхронизации преобразовател , выход третьего элемента 2 И-ИЛИ соединен с входом останова распределител  импульсов , информационный вход блока па м ти соединен с информационным выходом входного регистра.

На чертеже приведена электрическа  схема предлагаемого преобразовател .

Преобразователь содержит входной регистр 1, распределитель 2 импульсов, первый элемент И 3, первый элемент 4 задержки, информационные входы 5 преобразовател , вход 6 синхронизации, блок 7 пам ти, счетчик 8 по модулю т, счетчик 9 по модулю п, элементы И-ИЛИ 10-12, второй элемент

И 13, второй элемент 14 задержки, триггер 15, выходной регистр 16, управл ющий вход 17, выход 18 последовательной информации преобразовател , выход 19 параллельной информации, первый выход 20 синх5 ронизации, второй выход 21 синхронизации. Управл ющий вход 17  вл етс  сигналом начала массива.

Первый и второй выходы 20 и 21 осуществл ют соответственно разр дную и числовую синхронизацию.

0 Преобразователь работает следующим образом.

Сигнал, поступающий на вход 17 начала массива информации, устанавливает в нулевое состо ние счетчик 8 по .модулю т, счетчик 9 по модулю п и триггер 15. Следующий далее i-ый сигнал На вход 6 синхронизации производит запись i-oro разр да (,... п) слов 1,...п преобразуемого массива информации, поступающих на входы 5 преобразовател , в соответствующие разр 0 ды входного регистра 1. По фронту спада i-ro сигнала на входе 6 запускаетс  распределитель 2 импульсов, на выходах которого вырабатываютс  циклические последовательности импульсов.

Claims (3)

1.Овчинников В. Н. Устройства автоматического обмена информацией. М., «Энерги . 1971, с. 144, рис. 5-12.

2.Прибор УС-НОЗУ-

3.- Гос. регистрационный номер X 60484 (прототип).