SU871163A1 - Генератор псевдослучайных последовательностей дес тичных чисел - Google Patents

Генератор псевдослучайных последовательностей дес тичных чисел Download PDF

Info

Publication number
SU871163A1
SU871163A1 SU802873878A SU2873878A SU871163A1 SU 871163 A1 SU871163 A1 SU 871163A1 SU 802873878 A SU802873878 A SU 802873878A SU 2873878 A SU2873878 A SU 2873878A SU 871163 A1 SU871163 A1 SU 871163A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
generator
clock
Prior art date
Application number
SU802873878A
Other languages
English (en)
Inventor
Наталья Васильевна Теплых
Николай Георгиевич Соловьев
Николай Александрович Марьин
Original Assignee
Кировский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Кировский Политехнический Институт filed Critical Кировский Политехнический Институт
Priority to SU802873878A priority Critical patent/SU871163A1/ru
Application granted granted Critical
Publication of SU871163A1 publication Critical patent/SU871163A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

ВХОДОМ первого генератора случайных импульсов введены последовательно соединенные второй двоичный счетчик и индикатор нул , а между выходом
N-разр дного счетчика и входом элемента пам ти введен дешифратор. Первый выход второго,генератора тактовых импульсов соединен с входом элемента задержки, второй выход - с входом
первого двоичного счетчика, выход которого соединен с входом блока управлени , третий - с вторым выходом блока управлени , вторым входом первого генератора тактовых импуль- сов, вторым входом. N-разр дного счетчика, вторым входом второго регистра сдвига и вторым входом двоичного -счетчика. Выход блока задержки подсоединен к третьему выходу блока
управлени , третьему выходу первого генератора тактовых импульсов, третьему входу N -разр дного счетчика, третьему ВХОДУ второго регистра сдвига и третьему входу двоичного счетчика. Выход первого генератора тактовых импульсов соединен с тактовым входом второго двоичного счетчика . .
На чертеже представлена структурна  схема г.енератора псевдослучайных последовательностей дес тичных чисел.
TefiepaTop псевдослучайных последовательностей дес тичных чисел содержит блок1 управлени , первый 2 и второй 3, регистры сдвига, первый .генератор 4 тактовых импульсов, Н разр дный счетчик 5,,второй генератор б тактовых импульсов, первый двоичный счетчик 7, элемент 8 пам ти, элемент 9 задержки, второй двоичный счетчик 10, индикатор нул  11 и дешифратор 12.
Устройство работает следующим .Образом.
Дл  формировани  псевдослучайных последовательностей двоичных чисел предусмотрено три режима работы устройства: режим непрерьавного формировани  пачек дес тичных чисел, режим однократного формировани  и режим циклического сдвига.
Перед работой устройства необходимо произвести установку начальных условий. Переключателем генераторного полинома вход щего в состав регистра 3 (на чертеже не показан) задаетс  цепь обратнойсв зи регистра 3, а переключателем длины пачки вход щим в состав блока 1 управлени  (на чертеже не показан) дес тичНЬ1Х чисел устанавливаетс  заданна  длина пачки (данное техническое решение предусматривает фиксацию четырех генераторнйх полиномов и длину пачки от 8 до 511 чисел включительно ) .
В режиме непрерывного формировани  пачек дес тичных.чисел по переднему фронту запускающего импульса с
блока 1 управлени  происходит перезапись состо ни  регистра 2 в регист S.jno окончании запускающего импульса подаетс  разрешение дл  поступлени  тактовых импульсов с генератора 4 тактовых импульсов. Первым выделенным импульсом производитс  обнуление счетчика 5, запись состо ни  регистра 3 в счетчИк 10 в обратном коде и подключение генератора 4 к счетчику 10 и 5. С момента запуска генератора 4 начинаетс  счет в счетчике 5 и счетчике 10. Как только в счетчике 10 заканчиваетс  счет, срабатывает индикатор 11 нул  и прекращаетс  поступление тактовых импульсов в двоичный счетчик 10 и счетчик 5.
Таким образом, в счетчике 5 фик- , сируетс  трехразр дное дес тичное число в двоично-дес тичном коде 8421, соответствующее состо нию регистра 3.
Вторым и всеми последующими тактовыми импульсами с второго генератора б осуществл етс .сдвиг в регистре 3, эти импульсы поступают также на элемент «9 задержки. Каждым задержанным импульсом производитс  запись в счетчик 10 состо ни  регистра 3, обнуление счетчика 5 и подключение первого генератора 4 к счетчику 10, и счетчику 5 (запись в двоичный счетчик, обнуление N-разр дного счетчика 5 производитс  по переднему фронту задержанных импульсов, а подключение - по заднему).
Тактовые импульсы с генератора б поступают также на счетчик 7. С приходом (п+1) импульса (где ц - длина пачки) с блока 1 управлени  подаетс  запрет и (Vi+1) импульс не поступает на регистр 3. Одновременно же подаетс  разрешение со схемы управлени  и (n+l) импульсом производитс  запись пёрвоначёшьного состо ни  регистра; 3 из регистра 2 в регистр 3. Начина  с (И+2) импульса, процесс формировани  пачки чисел повтор етс .
С поступлением тактовых импульсов с генератора б производитс  запись комбинаций, соответствующих состо нию счетчика 5 в элементы 8 пам ти в двоичном позиционном коде/ последнее достигаетс  включением дешифратора 12 между счетчиком 5 и элементом 8 пам ти. Причем занесение начальной комбинации производитс  вторым тактовым импульсом, подаваеMbJM с генератора 6.

Claims (2)

  1. При работе данного устройства предусмотрено, соответствие временных интервалов между генераторами 4 и 6 тактовых импульсов. ;. В режиме однократного формировани  процесс .формировани  пачки чисел аналогичен вышеуказанному режиму Отличие заключаетс  в следующем. При поступлении (и+1) импульса с ге нератора 6 блока управлени  1 вырабатываетс  запрет и импульсы с гене ратора 6 не поступают на элемент 9 задержки. Дл  последующего форми ровани  пачек дес тичных чисел в данном режиме, необходимо каждый раз подавать запускающие импульсы, что осуществл етс  с помощью переключателей режимов в блоке 1 управле ни . . Дл  изменени  начальных, условий регистра 3 необходимо мен ть состо  ние регистра 2 (последний служит дл хранени  начгшьных условий), это достигаетс  при работе устройства в режиме циклического сдвига. Работ устройства в этом .режиме аналогична работе устройства в первых двух режимах . Отличие заключаетс  в следую щем. С поступлением (и+1) импульса с генератора 6 тактовых импульсов не происходит перезаписи состо ни  регистра 2 в регистр 3, так как с блока 1 управлени  подан запрет, а наоборот, производитс  перезапись состо ни  из регистра 3 в регистр 2 Использование предлагаемого устройства позвол ет обеспечить регули рование случайных чисел.генерируемой псевдослучайной последовательности дес тичных чисел. Формула изобретени  Генератор псевдослучайных последовательност1ей дес тичных чисел, содержащий последовательно соединенные блок управлени , первый реги сдвига и второй регистр сдвига, управл ющий вход которого объединен с входом первого регистра сдвига, последовательно соединенные первый генератор тактовых импульсов и Nразр дный счетчик, а также второй генератор тактовых импульсов, первый двоичный счетчик, элемент пам ти, и элемент задержки, отличающийс  тем, что, с целью обеспечени  регулировани  случайных чисел генерируемой псевдослучайной последовательности дес тичных чисел, между выходом второго регистра сдвига и первым входом первого генератора случайных импульсов введены последовательно соединенные второй двоичный счетчик и индикатор нул , а между выходом N -разр дного счетчика и входом элемента пам ти введен дешифратор, первый выход второго генератора тактовых импульсов соединен с входом элемента задержки, второй выход - с входом первого двоичного счетчика, выход которого соединен с входом блока управлени , третий выход - со вторым выходом блока управлени , вторым входом цервого генератора тактовых импульсов, вторым входом N-разр дного счетчика , вторым входом второго регистра сдвига и вторым входом второго двоичного счетчика, а выход блока задержки подсоединен к третьему выходу блока управлени ,.третьему выходу первого генератора тактовых импульсов , третьему входу N-разр дного счетчика, третьему входу второго регистра сдвига и третьему входу вто-„, рого двоичного счетчика, при этом выход первого генератора тактовых импульсов соединен с тактовым входом второго двоичного счетчика. Источники информации, прин тые во внимание при экспертизе 1.Сборник Контрольно-измерительна  техника. Вып. 24, Львов, 1978, с. 92.
  2. 2.Бобнев М.П. Генерирование случайных чисел, М., Энерги , 1971, с. 149, 160, 169 (прототип).
SU802873878A 1980-01-16 1980-01-16 Генератор псевдослучайных последовательностей дес тичных чисел SU871163A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802873878A SU871163A1 (ru) 1980-01-16 1980-01-16 Генератор псевдослучайных последовательностей дес тичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802873878A SU871163A1 (ru) 1980-01-16 1980-01-16 Генератор псевдослучайных последовательностей дес тичных чисел

Publications (1)

Publication Number Publication Date
SU871163A1 true SU871163A1 (ru) 1981-10-07

Family

ID=20874039

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802873878A SU871163A1 (ru) 1980-01-16 1980-01-16 Генератор псевдослучайных последовательностей дес тичных чисел

Country Status (1)

Country Link
SU (1) SU871163A1 (ru)

Similar Documents

Publication Publication Date Title
SU871163A1 (ru) Генератор псевдослучайных последовательностей дес тичных чисел
SU383042A1 (ru) Формирователь кодовых комбинаций
SU995292A1 (ru) Устройство дл формировани псевдослучайных сигналов
SU1211801A1 (ru) Устройство дл индикации
SU679984A1 (ru) Устройство дл контрол регистра сдвига
SU1310898A1 (ru) Запоминающее устройство
SU868990A1 (ru) Генератор тактовых импульсов
SU1661981A1 (ru) Умножитель частоты следовани импульсов
SU742910A1 (ru) Генератор псевдослучайных двоичных последовательностей
SU1020862A1 (ru) Устройство дл контрол блоков доменной пам ти
SU834854A1 (ru) Устройство дл формировани сдвину-ТыХ КОпий пСЕВдОСлучАйНОгО СигНАлА
SU883955A1 (ru) Устройство дл отображени информации
RU1786485C (ru) Генератор псевдослучайных чисел
SU630627A1 (ru) Преобразователь двоичных дес тиразр дных чисел в двоично-дес тичные
SU1427370A1 (ru) Сигнатурный анализатор
SU842807A1 (ru) Веро тностный ( , )-полюсник
SU843276A1 (ru) Устройство дл искажени стартстопногоТАКСТА
SU640244A1 (ru) Измеритель временных интервалов
SU703852A1 (ru) Генератор псевдослучайных чисел
SU490144A1 (ru) Устройство дл индикации
SU1203533A1 (ru) Устройство дл формировани имитостойких последовательностей сигналов сложной формы
SU1223350A1 (ru) Генератор псевдослучайных чисел
SU739602A1 (ru) Генератор псевдослучайных чисел
RU1789985C (ru) Устройство дл идентификации аналоговых сигналов
SU399850A1 (ru) Многоканальный формирователь случайных сигналов