SU470805A1 - Делительное устройство - Google Patents

Делительное устройство

Info

Publication number
SU470805A1
SU470805A1 SU1944224A SU1944224A SU470805A1 SU 470805 A1 SU470805 A1 SU 470805A1 SU 1944224 A SU1944224 A SU 1944224A SU 1944224 A SU1944224 A SU 1944224A SU 470805 A1 SU470805 A1 SU 470805A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
trigger
divider
bus
input
Prior art date
Application number
SU1944224A
Other languages
English (en)
Inventor
Леон Абрамович Русинов
Юрий Валентинович Соловьев
Николай Андреевич Сягаев
Александр Львович Гуревич
Original Assignee
Ленинградский Ордена Трудового Красного Знамени Технологический Институт Им.Ленсовета
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Трудового Красного Знамени Технологический Институт Им.Ленсовета filed Critical Ленинградский Ордена Трудового Красного Знамени Технологический Институт Им.Ленсовета
Priority to SU1944224A priority Critical patent/SU470805A1/ru
Application granted granted Critical
Publication of SU470805A1 publication Critical patent/SU470805A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

лей 7 и 6 соединены со входами соответствующих  чеек счетчиков частного 3 и делимого 2. При этом дл  формировани  цифр «9 (дополнительный код) в старших разр дах делител , где образуютс  нули при сдвиге (вз ты в скобки в примере), используетс  триггер 12, единичный вход которого соединен с шиной 13,  вл ющейс  промежуточным выходом преобразовател  1, а нулевой вход - с шиной 9. Единичный выход триггера 12 св зан с входом схемы «И 14, второй вход которой св зан с распределителем 8, третий - с шиной 13, а выход-со входами соответствующих  чеек счетчика делимого 2.
Выход счетчика 2 св зан с единичным входом триггера 5, выходы которого подключены к схемам «И 15 и «И 16, соединенным по второму входу с шиной 9. Выход схемы «И 16 подключен к нулевым входам триггеров 4 и 5, а выход схемы «И 15 - к единичному входу триггера 4, выходы которого соединены с шинами управлени  режимом работы счетчика 3 и с шинами сдвига распределител  8.
Преобразователь 1 делител  в единичный код при цифровом задании делител  включает в себ  регистр делител  и блоки, преобразующие код делител  в единичный код. При задании делител  напр жением t/д в качестве
преобразовател  1 используетс  аналого-цифровой преобразователь (АЦП). На чертеже показан вариант аналогового задани  делител , при этом АЦП включает в себ  счетчик 17, вход которого соединен с шиной 18, по которой поступают тактовые импульсы (ТИ), а кодовые выходы счетчика 17 соединены со входами преобразовател  код - напр жении (ПКН) 19, вырабатывающего напр жение обратной св зи (7ос пропорциональное содержимому счетчика 17. Выход ПКН 19 соединен со входом схемы сравнени  20, на второй вход которого подаетс  напр жение, пропорциональное делителю Уд, а третий вход соединен с шиной 18. На шине 10 схемы сравнени  20 действует пр мой, а на шине 11-дополнительный единичный код делител . Дл  простоты изложени  и нагл дности устройство показано трехразр дным.
Устройство работает следующим образом.
Делимое в пр мом коде записываетс  в счетчик 2, триггеры 5 и 4 устанавливаютс  в «О, что соответствует включению счетчика 3 на сложение, распределитель 8 устанавливаетс  на р-ю (старшую)  чейку (где р - число разр дов частного). Делитель подаетс  на вход схемы сравнени  20 преобразовател  I, а тактовые импульсы - на шину 18. За цик„т
преобразовани  по шине 10 проходит число импульсов, равное делителю, а по шине И - его дополнению. Импульсы по шине 11 через разрешенный старшей  чейкой распределител  8 вентиль 6 подают в счетчик 2. Импульс переполнени  счетчика 2 устанавливает триггер 5 в еди;1ичное состо ние. После окончани  цикла преобразовани  импульс по шине 9, пройд  через разрешенную триггером 5 схему «И 16, подтверждает состо ние триггера 4, возвращает триггер 5 в «О и через разрешенный старшей  чейкой распределител  8 вентиль 7 фиксируетс  в  чейке старшего разр да счетчика 3.
Отсутствие в течение цикла преобразовани  переноса из счетчика 2 свидетельствует о смене знака остатка и приводит к тому, что триггер 5 остаетс  в «О. Импульс по шине 9 через схему «И 15 переводит триггер 4 в «1, включив счетчик 3 на вычитание, переключив распределитель 8 на вторую  чейку и осушествив сдвиг частного и делител  относительно делимого. Начинаетс  формирование второго разр да частного. Через разрешенный второй  чейкой распределител  8 вентиль 6, делитель в пр мом коде по шине 10 прибавл етс  в более младшие разр ды счетчика 2, а число циклов фиксируетс  во второй  чейке счетчика 3. Перенос из счетчика 2 в этом случае свидетельствует об очередной смене знака остатка и устанавливает триггер 5 в «1, а импульс окончани  цикла через схему «И 15 переводит триггер 4 в «О (счетчик 2 включен на сложение), переключив распределитель 8 (произвед  сдвиг делител  и частного); триггер 5 возврашаетс  в исходное состо ние. Теперь делитель оп ть.поступает по шине 11 на счетчик 2 в дополнительном коде. При образовании дополнительного кода необходимо
формировать по (т-1) импульсов (где т - основание системы счислени ), подава  их в старшие разр ды делимого, которые теперь за счет сдвига делител  не перекрываютс  его разр дной сеткой (вз ты в скобки в примере). Это осуществл етс  триггером 12 и схемой «И 14. Импульсом конца предыдущего цикла триггер 12 устанавливаетс  в «О, первый импульс последовательности с промежуточного выхода счетчика 17 устанавливает его в «1, разрешив схему «И 14 дл  последующих (т-1) импульсов (до конца цикла), которые проход т на соответствующие входы счетчика 2.
Окончание делени  фиксируетс  переходом распределител  8 на последнюю нулевую  чейку.
Предмет изобретени 
Делительное устройство, содержащее счетчик делимого, реверсивный счетчик частного, преобразователь делител  в единичный код, пр мой и инверсный выходы, а также выход конца цикла которого через вентильную матрицу , подключенную к выходам распределител , соединены со входами счетчиков делимого и частного, триггер знака, единичный вход которого соединен с выходом счетчика делимого, и управл ющий триггер, выходы которого соединены со входами распределител  и реверсивными шинами счетчика частного, отличающеес  тем, что, с целью упрощени  устройства, нулевой и единичный входы управл ющего триггера через схемы совпадени , одни из входов которых объединены и подключены к выходу конца цикла преобразовател , подключены к единичному и нулевому выходам триггера знака, соответственно.
20
-ly
Т
Ug.-
SU1944224A 1973-07-16 1973-07-16 Делительное устройство SU470805A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1944224A SU470805A1 (ru) 1973-07-16 1973-07-16 Делительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1944224A SU470805A1 (ru) 1973-07-16 1973-07-16 Делительное устройство

Publications (1)

Publication Number Publication Date
SU470805A1 true SU470805A1 (ru) 1975-05-15

Family

ID=20560053

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1944224A SU470805A1 (ru) 1973-07-16 1973-07-16 Делительное устройство

Country Status (1)

Country Link
SU (1) SU470805A1 (ru)

Similar Documents

Publication Publication Date Title
SU470805A1 (ru) Делительное устройство
US3826901A (en) Time multiplexed rate multiplier
SU435592A1 (ru) Распределитель
SU1046937A1 (ru) Кольцевое пересчетное устройство
SU493022A1 (ru) Дешифратор
SU1086542A1 (ru) Устройство дл цифрового управлени @ -фазным тиристорным импульсным преобразователем
SU691843A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU879780A2 (ru) Реверсивный счетчик
SU734670A1 (ru) Преобразователь двоично-дес тичного кода в двоичный код
SU612240A1 (ru) Преобразователь целой части двоичного кода в двоично-дес тичный
SU473179A1 (ru) Универсальный преобразователь двоично-дес тичных чисел в двоичные
SU1005318A2 (ru) Реверсивный счетчик с групповым переносом
SU488206A1 (ru) Устройство дл сложени
SU801252A1 (ru) Счетчик
SU1070528A1 (ru) Многофазный импульсный стабилизатор
SU131973A1 (ru) Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числа
SU381172A1 (ru) Двоично-десятичный счетчик
SU439801A1 (ru) Устройство дл преобразовани дес ти ных чисел в двоичные
SU620975A1 (ru) Реверсивный преобразователь двоичного кода в двоично-дес тичный
SU421007A1 (ru) Двоично-десятичный сумматор
SU754405A1 (ru) Преобразователь десятичного кода в двоичный код1
SU762198A1 (ru) Делитель частоты следования имп^бсоц. с переменным коэффициентом деления
SU497591A1 (ru) Дискретное устройство дл последовательного усреднени
SU468238A1 (ru) Делительное устройство
SU1001448A1 (ru) Устройство дл формировани пачек импульсов