SU417910A1 - - Google Patents
Info
- Publication number
- SU417910A1 SU417910A1 SU1773896A SU1773896A SU417910A1 SU 417910 A1 SU417910 A1 SU 417910A1 SU 1773896 A SU1773896 A SU 1773896A SU 1773896 A SU1773896 A SU 1773896A SU 417910 A1 SU417910 A1 SU 417910A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bit
- trigger
- elements
- main
- auxiliary
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
1
Изоб|ретение относитс к области автоматики И вычислительной техники.
Известен аднотактный регистр сдвига, содержащий в каждом разр де основной и вспомогательный триггеры с раздельными входами, вьшолиенные на элементах «И- ИЛИ-НЕ, элемент «ИЛИ-НЕ и шину сдвига, котора соединена со схемой «И правого «леча вспомогательного триггера и со схемами «И обонх .нлеч основного триггера, вторые :входы которых соединены с выходами соот1вет1СТБующих плеч вспомогательного триггера . Выход левого плеча основного триггера соединен с входом элемента «ИЛИ-НЕ, выход которого соединен со схемой «И правого плеча вспомогательного триггера следующего разр да.
Такой регистр надежею работает только при одновременном поступлении импульсов сдвИга на все разр ды или при опережении ИМлульсов сдвига старщих разр дов :по отнощению к импульсам сдвига младщих разр дов . Построение мпогоразр диых регистров требует дополнительного оборудовани .
Цель изобретени - упрощение построени многоразр дных регистров сдвига.
Это достигаетс тем, что в разр д введена шина сдвига старших разр дов, соединенна с третьими входами схем «И обоих плеч основного триггера и с элементом «ИЛИ-НЕ.
На чертеже показана часть схемы однотактного регистра сдвига, включающа (п-1)-й, п-й и (л-|-1)-й разр ды (п-разр д вл етс предметом изобретени ).
Каждый разр д регистра состоит из основного и вспомогательного триггеров с раздельными входами. Основной триггер (п-1)-го разр да выполнен на элементах 1 и 2 «И- ИЛИ - НЕ, вспомогательный - на элементах 2 и 4 «И - ИЛИ - аналогично в га-м разр де основной триггер - на элементах 5 и 6, вспомогательный - на элементах 7 и 8, а в (п-|-1)-м разр де основной - па элементах 9 и 10, вспомогательный - на элементах 11 и 12. Св зь между разр дами осуществл етс с помоп1,ыо элементов 13, 14, 15 «ИЛИ-НЕ. Импульс сдвига на группу младщих разр дов, предшествующих п-иу, подаетс по шине 16, на старшие разр ды - по шине 17. Установочные входы на чертеже не показаны. Элементы 3, 7, 11 могут быть заменены элементами «И - НЕ.
Если «Ь соответствует положительный потенциал , «О - пулевой потенциал, а элементы реализуют функцию «И-ИЛИ-НЕ дл положительных сигналов, то нулевому состо нию разр дов соответствуют нулевые потенциалы на выходах элементов 1, 4, 5, 8, 9, 12 и положительные потенциалы на выходах элементов 2, 3, 6, 7, 10, 11.
Сдвиг записанной в регистр информации осуществл етс следующим образом.
Основные триггеры всех разр дов при каждом положительном перепаде на шинах 16 или 17 сдвига устанавливаютс в положени , соответствующие положени м своих вспомогательных триггеров, так как при этом в каждом разр де срабатывает схема «И одного из плеч осповпого триггера. Основной триггер п-то разр да (элементы 5 л 6) переключаетс по совпадению положительных импульсов сдвига на щинах 16 и 17.
Вспомогательные триггеры всех разр дов при нулевом потенциале на щине сдвига после каждого положительного импульса устанавливаютс в состо ни , соответствуюпше состо ни м основных триггеров предыдущих разр дов. Положительный сигнал с элементов 13, 14, 15 устанавливает правое плечо вспомогательного триггера следующего разр да в состо ние «О, нулевой сигнал, действующий одновременно с нулевым потенциалом на шине сдвига, устанавливает его в состо ние «1. При несовпадении во времени импульсов сдвига на шипах 16 и 17 регистр работает без ситуаций «гонок, необходимо лишь их совпадение на врем переключени основного триггера п-то разр да.
-Если импульс сдвига старших разр дов на шине 17 опережает импульс сдвига младших разр дов на шине 16, то при положительном перепаде па шипе 17 происходит перепись информации в основные триггеры (n-l-l)-ro и последующих разр дов. Нулевой потенциал па щине 16 не мещает нормальной работе регистра, перепись информации в основные триггеры п-го и предыдущих разр дов происходит несколько позже при поступлении положительного импульса по щине 16. Аналогично при опережающем нулевом потенциале на щине 17 основной триггер (л+1)-го разр да оказываетс отключенным от своего вспомогательного триггера, а перепись информации из предыдущего разр да происходит позже , при нулевом потенциале на щине 16.
Если положительный перепад на щине 16 опережает положительпый перепад на шине 17, то новое состо ние основного триггера ( -1)-го разр да не может переписатьс во
вспомогательпыи триггер «-го разр да до переписи его состо ни в основной триггер, так как вспомогательный триггер п-то разр да соединен с щиной 16, а распространение информации в ( 4-1)-й разр д не происходит, вследствие того, что основной триггер п-то разр да соединен с щиной 17.
При опережающем нулевом потенциале па щине 16 перепись информации во вспомогательный триггер (л+ 1)-го разр да при положительном потенциале на щине 17 и переключение основных триггеров п-то и (/г+1)-го разр дов дважды за один такт не происход т, так как элемент 14 соединен с щиной 17, а
основной триггер «-го разр да - с щиной 16.
При запуске элементов сдвига всех групп
разр дов от одного источника сигналов схема
многоразр дного регистра со «стыковочными
разр дами полностью сохран ет свое быстродействие . Дл построени схемы многоразр дного одпотактного реверсивного регистра или регистра с продвижением информации на 1-2 разр да вперед необходимо применить элементы 13, 14, 15 и 4, 8, 12 с дополнительными
схемами «И и ввести соответствующее управление .
Предмет изобретени
Разр д однотактного регистра сдвига, содержащий основной и вспомогательный тригiepbi с разделы ыми входами, вы.;олп.1;1ые на элементах «И-ИЛИ-НЕ, элемент «ИЛИ-ИЕ, шину сдвига, котора соединена со схемой «И правого плеча вспо.могательного триггера и со схемами «И обоих плеч основного триггера, вторые входы которых соединены с выходами соответствующих плеч вспомогательного триггера, выход левого
плеча основного триггера соединен с входом элемента «ИЛР - НЕ, выход которого соединен со схемой «И правого плеча вспомогательного триггера следующего разр да, о тличающийс тем, что, с целью упрощени
построени многоразр дных регистров сдвига, введена шина сдвига старших разр дов, соединенна с третьими входами схемы «И обоих плеч основного триггера и с элементом «ИЛИ НЕ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1773896A SU417910A1 (ru) | 1972-04-17 | 1972-04-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1773896A SU417910A1 (ru) | 1972-04-17 | 1972-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU417910A1 true SU417910A1 (ru) | 1974-02-28 |
Family
ID=20510978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1773896A SU417910A1 (ru) | 1972-04-17 | 1972-04-17 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU417910A1 (ru) |
-
1972
- 1972-04-17 SU SU1773896A patent/SU417910A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4559608A (en) | Arithmetic logic unit | |
SU417910A1 (ru) | ||
GB1366472A (en) | Phasesynchronising device | |
GB1250926A (ru) | ||
GB981296A (en) | Improvements in or relating to digital registers | |
SU586452A1 (ru) | Устройство управлени вводом-выводом | |
GB1454104A (en) | Logical circuits | |
SU485502A1 (ru) | Регистр сдвига | |
US4852022A (en) | Instructions seqencer for microprocessor with matrix for determining the instructions cycle steps | |
SU454548A1 (ru) | Узел дл сортировки информации | |
SU458824A1 (ru) | Устройство дл сдвига информации | |
SU877618A1 (ru) | Регистр сдвига | |
SU1100626A1 (ru) | Устройство дл контрол параллельного кода на четность | |
SU375645A1 (ru) | й^ЬСоЮЗНАЯпйтшйсчш;;;"-::*.йА | |
SU382146A1 (ru) | Устройство для сдвига чисел | |
SU1043639A1 (ru) | Одноразр дный двоичный вычитатель | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU733109A1 (ru) | Троичный реверсивный п-разр дный счетчик импульсов | |
SU842791A1 (ru) | Устройство дл сравнени чисел | |
SU903867A1 (ru) | Устройство дл делени | |
SU428543A1 (ru) | ГЕНЕРАТОР СЛУЧАЙНЫХ БИНАРНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ,..,.-.,-..'if-n'7OplSHu^^nafj | |
SU782166A1 (ru) | Двоичный п-разр дный счетчик импульсов | |
SU907542A2 (ru) | Устройство дл сравнени двоичных чисел | |
SU406199A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ ЗНАКА ИЗМЕНЕНИЯ ФУНКЦИИ | |
SU451073A1 (ru) | Распределитель |