SU454548A1 - Узел дл сортировки информации - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ, предназначенных , например, дл  обработки данных в автоматизированных системах управлени .

Известен узел дл  сортировки информации, содержащий логические элементы «И и схемы «ИЛИ, схему формировани  сквозного переноса, управл ющие и информационные щины. В известной схеме узла сортировки информации наличие не участвующих в операции разр дов приводит к холостым тактам, св занным с оперированием этими разр дами, что увеличивает врем  выполнени  всей операции .

Цель изобретени  - повыщение быстродействи  узла адресной подстановки путем исключени  холостых тактов.

Дл  осуществлени  этой цели узел сортировки информации содержит п-разр дную схему избирательной выдачи, каждый разр д которой состоит из четырех логических элементов «И, причем потенциальные входы первого и второго элементов соединены с соответствующими данному разр ду щинами «О и «1 «Признак замещени , а потенциальные входы третьего и четвертого элементов «И соединены с соответствующими данному разр ду щинами «О и «1 «Замещение, импульсные входы первого и второго элементов «И объединены и соединены с выходом первого элемента «И предшествующего младщего разр да , причем в младщем разр де импульсные входы первого и второго элементов «И соединены с управл ющей щиной «Такт, выход второго элемента «И соединен с соответствующей данному разр ду щиной «Запись «О признака замещени  и импульсными входами третьего и четвертого элементов «И, выходы третьих элементов «И всех разр дов соединены с соответствующими входами первой схемы «ИЛИ, выход которой соединен с первым входом схемы формировани  сквозного переноса; выходы четвертых элементов «И

всех разр дов соединены с соответствующими входами второй схемы «ИЛИ, выход которой соединен с вторым входом схемы формировани  сквозного переноса. На чертеже дана логическа  схема узла

сортировки информации.

На схеме прин ты следующие обозначени ; 1, 2, 3, 4 - п-разр дные регистры чисел АУ (соответствуют числам А, В, С, D), содер/кащие схемы 5 - один разр д п-разр дной схемы избирательной выдачи, содержащей элементы 6 - схема формировани  сквозного переноса и 7 - щина «Такт.

Узел сортировки информации осуществл ет замену значений разр дов слова А, соответствующих единицам в слове В, значени ми вз тых в том же относительном пор дке, что и разр ды слова А, разр дов слова С, отмеченных единица.ми в слове D.

Узел дл  сортировки информации выполн ет четырехместную алгебраическую операцию над аргументами А, В, С, и D дл  хранени  которых в арифметическом устройстве, куда входит этот узел, предусмотрены соответственно I, 2, 3 и 4 регистры. Н,а принципиальной схеме регистры построены из статических триггеров, устанавливаемых в нулевое состо ние по левому входу и в единичное по правому . Соответственно, левые выходы триггеров  вл ютс  нулевыми, а правые единичными. Узел дл  сортировки информации построен из схемы избирательной выдачи содержимого регистра 3, состо щего из разр дов 5, соответствующих разр дам регистра 3, каждый из которых содержит по четыре импульсно-потенциальных логических элемента И (на чертеже импульсные входы обозначены стрелками , а потенциальные - точками) и схемы 6, формирующей сквозной перенос дл  передачи значений разр дов слова С к триггерам требуемых разр дов регистров 1 и 2.

Работа узла происходит следующим образом . Перед началом поступлени  тактовых импульсов значени  аргументов должны находитьс  в своих регистрах. Каждый тактовый импульс проходит сразу до очередного, ближайщего (например, со стороны младших разр дов ) участвующего в операции разр да, отмеченного единичным состо нием триггера регистра 4, и опращивает состо ние триггера данного разр да регистра 3, а также устанавливает в нулевое состо ние триггер этого же разр да регистра 4 и дальще не проходит. Установка в нуль указанного триггера обеспечивает сквозной путь до очередного участвующего в операции разр да следующему тактовому импульсу. Сигнал, вырабатываемый в результате опроса состо ни  триггера регистра 3, по одной из двух цепей, включающих

в себ  логические схемы Р1ЛИ, поступает на соответствующий вход схемы 6, котора  сразу передает его к триггерам требуемых разр дов регистров 1 и 2, и там осуществл етс  замена 5 значений путем установки триггера регистра 1 в нужное состо ние.

Предмет изобретени 

0 Узел дл  сортировки информации, содержащий логические схемы «ИЛИ, схему фор.мировани  сквозного переноса, управл ющие и информационные щины, отличающийс  тем, что, с целью повыщени  его быстродейст5 ВИЯ, он содержит л-разр дную схему избирательной выдачи, каждый разр д которой состоит из четырех логических элементов «И, причем потенциальные входы первого и второго элементов соединены с соответствующими

0 данному разр ду щинами «О и «1 «Признак замещени , а потенциальные входы третьего и четвертого элементов «И соединены с соответствующими данному разр ду шинами «О и «1 «Замещение ; импульсные входы первого и второго элементов «И объединены и соединены с выходом первого элемента «И предшествующего младшего разр да, причем в младшем разр де импульсные входы первого и второго элементов «И соединены с управл ющей шиной «Такт, выход второго эле .мента «И соединен с соответствующей данному разр ду шиной «Запись «О признака замещени  и импульсными входами третьего и четвертого элементов выходы третьих

5 элементов «И всех разр дов соединены с соответствующими входами первой схемы «ИЛИ, выход которой соединен с первым входом схемы формировани  сквозного переноса; выходы четвертых элементов «И всех

0 разр дов соединены с соответствующими входами второй схемы «ИЛИ, выход которой соединен со вторым входом схемы формировани  сквозного переноса. LI Ш| Чш-т