SU830376A1 - Устройство дл сравнени двоичныхчиСЕл - Google Patents
Устройство дл сравнени двоичныхчиСЕл Download PDFInfo
- Publication number
- SU830376A1 SU830376A1 SU792808136A SU2808136A SU830376A1 SU 830376 A1 SU830376 A1 SU 830376A1 SU 792808136 A SU792808136 A SU 792808136A SU 2808136 A SU2808136 A SU 2808136A SU 830376 A1 SU830376 A1 SU 830376A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- inputs
- elements
- counter
- Prior art date
Links
Landscapes
- Inspection Of Paper Currency And Valuable Securities (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано для выбора экстремального значения числа ‘из последовательности следующих одно за другим чисел, представленных числоимпульсным кодом.
Известно устройство для сравнения двоичных чисел, содержащее регистры с суммирующими и вычитающими входами, линии задержки, триггер, схемы И, ИЛИ И ·
Недостатком устройства является низкое быстродействие, обусловленное тем, что каждый импульс сброса должен вначале обнулить'регистр с вычитающим входом, затем переписать содержимое регистра с суммирующим входом в регистр с вычитающим входом и лишь после этого обнулить регистр с суммирующим входом. Кроме того, в результате сравнения в устройстве хранится только экстремальное значение числа.
Наиболее близким техническим решением к предлагаемому является устрой ство для сравнения двоичных чисел, со— держащее два двоичных счетчика, одноразрядный сумматор, инвертор, два триггера, элементы И, элемент равнозначности, причем информационные входы первого и второго двоичного счетчика соединены С выходами первого и второго элементов И соответственно, первые входы которых подключены к входной шине устройства, выходы всех разрядов двоичных счетчиков соединены со входами элемента равнозначности, а вторые входы первого и второго элементов И соединены с соответствующими выходами триггера £2].
Недостаток устройства - его сложность.
Цель изобретения - упрощение устройства.
Эта цель достигается тем, что в устройстве для сравнения двоичных чисел, содержащем два счетчика, триггер, элемент равнозначности, элементы И, ИЛИ, элемент задержки, причем инфлрмационшяй з 830376 4 вход устройства подключен к первым входам первого и второго элементов И, вторые входы первого и второго элементов И соединены с прямым и'инверсным выходами триггера соответственно, выходы первого и второго элементов И подключены ко входам первого и второго счетчиков, выходы которых соединены со входами элемента равнозначности, вход сброса устройства подключен к пер- ю вым входам третьего и четвертого элементов И, выходы которых соединены со вторыми входами первого и второго элементов И соответственно, выход элемента равнозначности соединен с первым 15 входом первого элемента ИЛИ, выход которого подключен ко входу триггера, прямой и инверсный выходы которого соединены со вторыми входами третьего и четвертого элементов И соответственно, 20 вход начальной установки устройства подключен ко второму входу первого элемента ИЛИ и к первому входу второго элемента ИЛИ, второй вход -которого соединен со входом сброса устройства, а 25 выход - с первым входом пятого элемента И, второй вход которого подключен ко входу выбора режима устройства, а выход — через элемент задержки к третьему входу первого элемента ИЛИ. 30
На чертеже представлена блок-схема устройства.
Схема устройства содержит информационный вход 1, элементы И 2 и 3 , счетчики 4 и 5, элемент 6 равнозначности, ' 35 вход 7 начальной установки, элемент 8 задержки, вход 9 выбора режима, элемент И 10, элементы ИЛИ 11 и 12, триггер 13, вход 14 сброса, элементы И 15, 16. 40 же сигнал через элемент ИЛИ 12 открывает элемент И 10, поступает на вход элемента 8 задержки, предназначенного для задержки сигнала на время, требуемое для сравнения чисел, т. е. на время заполнения одного из счетчиков 4 или б.Через открытый триггером 13 элемент И 3 второе число записывается в счетчик 6. Элемент 6 равнозначности сравнивает число, записанное в счетчике 4, с числом, записываемым в счетчик 5, и в момент их равенства вырабатывает импульс, возвращающий триггер 13 в нулевое состояние . Но по истечении времени, требуемого для записи числа в счетчик 5, на выходе элемента 8 задержки появляется сигнал, возвращающий триггео 13 в единичное состояние. Импульс Сброс проходит через элемент И 16, открытый прямым выходом триггера 13, обнуляет счетчик 5, в котором записано большее число. Кроме того, этот же сигнал через элемент ИЛИ 12 и элемент И 10 поступает на вход элемента 8 задержки. Третье число снова записывается в счетчик 5. Если же это число меньше уже записанного в счетчике 4, то в процессе записи элемент 6 равнозначности сигнала не вырабатывает, поэтому триггер 13 остается без изменения до прихода сигнала с выхода элемента 8 задержки, перебрасывающего его в нулевое состояние. Импульс Сброс через открывающийся элемент И .15 обнуляет счетчик 4, подготавливая его К записи следующего числа, и так далее. После прихода нескольких чисел в устройстве хранится минимальное значение из этих чисел, а также последнее значение числа, если после его записи сигнал по входу сброУстройство работает следующим образом.
Если из входных последовательностей, представленных числоимпульсным кодом, необходимо выбрать минимальное значение, по входу 9 выбора режима подается разрешающий потенциал, открывающий элемент И 10. Триггер 13 находится в любом состоянии, например в нулевом, открывая элемент И' 2. Счетчики 4 и 5 находятся в нулевом состоянии (цепи обнуления на чертеже не показаны). Первое число через открытый элемент И 2 записывается в счетчик 4. После записи первого числа поступает сигнал що входу начальной установки 7, перебрасывает через элемент ИЛИ 11 триггер 13 в единичное состояние. Кроме того, этот са 14 не подавать. Состояние триггера указывает в каком счетчике находится минимальное значение. Если из входной последовательности, представлен45 ной числоимпульсным кодом, необходимо выбрать максимальное число, то разрешающий потенциал по входу 9 выбора режима· не подается. Устройство в этом · режиме работает аналогично описанному 5θ выше.
Технико-экономический эффект устройства заключается в его упрощении при сохранении всех функциональных возможностей и быстродействии.
55
Claims (2)
1.Авторское свидетельство СССР N9 466OS5, кл. G 06 F 7/О2, 1975.
2.Авторское свидетельство СССР № 641442, кл. G Об F 7/О2, 1979
(прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792808136A SU830376A1 (ru) | 1979-07-30 | 1979-07-30 | Устройство дл сравнени двоичныхчиСЕл |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792808136A SU830376A1 (ru) | 1979-07-30 | 1979-07-30 | Устройство дл сравнени двоичныхчиСЕл |
Publications (1)
Publication Number | Publication Date |
---|---|
SU830376A1 true SU830376A1 (ru) | 1981-05-15 |
Family
ID=20845678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792808136A SU830376A1 (ru) | 1979-07-30 | 1979-07-30 | Устройство дл сравнени двоичныхчиСЕл |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU830376A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2755274C1 (ru) * | 2020-12-04 | 2021-09-14 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Ростовский государственный экономический университет (РИНХ)" | Устройство для формирования минимальных двоичных чисел |
-
1979
- 1979-07-30 SU SU792808136A patent/SU830376A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2755274C1 (ru) * | 2020-12-04 | 2021-09-14 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Ростовский государственный экономический университет (РИНХ)" | Устройство для формирования минимальных двоичных чисел |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU830376A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
US3594565A (en) | Round off apparatus for electronic calculators | |
US3191013A (en) | Phase modulation read out circuit | |
SU911623A1 (ru) | Запоминающее устройство | |
US3424898A (en) | Binary subtracter for numerical control | |
GB1093987A (en) | Improvements in or relating to priority circuit arrangements | |
SU1383345A1 (ru) | Логарифмический преобразователь | |
SU913367A1 (ru) | Устройство для сравнения двоичных чисел 1 | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство | |
SU1571593A1 (ru) | Устройство дл контрол цифровых узлов | |
SU743030A1 (ru) | Запоминающее устройство | |
SU1056188A1 (ru) | Датчик равномерно распределенных случайных чисел | |
SU1660013A1 (ru) | Устройство для объединения множеств | |
SU798814A1 (ru) | Устройство дл сравнени чисел | |
SU1251103A1 (ru) | Функциональный преобразователь | |
SU743036A1 (ru) | Устройство сдвига цифровой информации | |
SU869034A1 (ru) | Распределитель импульсов | |
SU563674A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU427388A1 (ru) | Устройство сдвига | |
SU1624687A1 (ru) | Делитель частоты следовани импульсов | |
SU822175A2 (ru) | Преобразователь последовательногоКОдА B пАРАллЕльНый | |
SU1525889A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU660220A2 (ru) | Аналого-цифровое устройство задержки пр моугольных импульсов | |
SU663102A1 (ru) | Способ аналого-цифрового преобразовани | |
SU521565A1 (ru) | Устройство дл преобразовани двоичного кода в двоично-дес тичный |