SU1132357A1 - Аналого-цифровой преобразователь - Google Patents

Description

фае.}

2. Устройство по П.1, отличающеес  тем, 4to. преобразователь напр жени  в частоту содержит операционный усилитель, конденсатор, аналоговый ключ, компаратор, тактируемый D-триггер, резистор, разр дный ключ, источник разр дного тока, шину отрицательного источника питани , причем параллельно соединенные конденсатор и аналоговый ключ подключены между инвертирующим входом и выходом операционного усилител , выход которого подключен к инвертирующему входу компаратора, неинвертирующий вход которого соединен с неинвертирукндим входом операционного усилител  и общей щиной устройства, выход компаратора соединен с D-иходом тактируемого В-триггера, пр мой выход которого соединен с управл ющим входом разр дного ключа и  вл етс  выходом преобразовател  напр жени  в частоту, первый, второй и третий управл ющие входы которого подключены к С-входу тактируемого 3)-триггера, управл ющему входу аналогового ключа и R -входу тактируемого D-триггера- соответственно, вход преобразовател  напр жени  в частоту через резистор соединен с инвертирующим входом операционного усилител  и входом разр дного ключа, выход которого через источник разр дного тока соединен с шиной отрицательного источника питани  ..

Изобретение относитс -к устройствам импульсной техники и предназначено дл  использовани  в системах сбора и обработки информации различного назначени , системах автоматического управлени  и регулировани . Известен аналого-цифровой преобра зователь последовательного приближени , содержащий цифроаналоговый преобразователь, регистр, источник опорного напр жени  и компаратор l, Недостатком известного устройства  вл етс  наличие большого числа прецизионных узлов и блоков, что затрудн ет их изготовлейие в виде боль ших интегральных схем. Известен также аналого-цифровой преобразователь с промежуточным преобразователем в частоту, содержащий преобразователь напр жени  в частоту , вход которого  вл етс  входом устройства, а выход соединен с тактовым входом блока счетчиков импульсов , блок фор1«а1ровани  временных интервалов, первый выход которого соединен с первым управл ющим входом блока счетчиков импульсов 2j . Недостатком известного устройства  вл етс  то, что в течение всего . интервала преобразовани  устройства состо ние ни одного из {)азр дов выходного счетчика импульсов не опре делено, т.е. последний импульс в из-) мер емой пачке, поступающий с выхода преобразовател  напр жени  в частоту , может изменить состо ние всех разр дов Iсчетчика. Это приводит к тому, что, например, процессор системы сбора и обработки информации простаивает в течение всего интервала преобразовани  аналого-цифрового преобразовател . Кроме того, многие цифровые процессоры начинают обработку информации, начина  со старших разр дов кода, получени  которых . в процессе преобразовани  известный аналого-цифровой преобразователь не обеспечивает, что существенно снижает эффективность и область его применени . Цель изобретени  - расширение функциональных возможностей устройства путем обеспечени  последовательного формировани  значений выходного кода, начина  со старших разр дов, в процессе преобразовани , а также формирование выхддного кода в виде, не. требующем выходного согласующего устройства. Поставленна  цель достигаетс  тем, что в аналого-цифровой преобразователь , содержапщй преобразователь напр жени  в частоту, вход которого  вл етс  входом устройства, а выход

соединен с тактовым входом блока счетчиков импульсов, блок формировани  временных интервалов, первый выход которого соединен с первым управл ющим входом блока счетчиков импульсов, введены блок управлени  и генератор тактоввк импульсов, причем первый вход блока управлени   вл етс  входом запуска устройства, второй вход соединен с выходом генератора тактовых импульсов, первым управл клцим входом преобразовател  напр жени  в частоту и первым входом блока формировани  временных интервалов , первый выход блока управлени  соединен со вторым управл ющим входом преобразовател  напр жени  в частоту, а второй выход - со входами сброса блоков счетчиков импульсов и формировани  временных интервалов и с третьим управл ющим входом преобразовател  напр жени  в частоту, группа выходов со второго по N-и блока формировани  временных интервалов соединена с соответствующей груп пой управл ющих входов блока счетчиков импульсов, а N4 1-й выход - с третьим входом блока управлени , где N - число разр дов выходного кода устройства.

При этом преобразователь напр жени  в частоту содержит операционный усилитель, конденсатор, аналоговыйключ , компаратор, тактируемый } -триггер , резистор, разр дный ключ, источник разр дного тока, шину отрицательного источника питани , причем параллельно соединенные конденсатор и аналоговь-й ключ подключены между инвертирующим входом и выходом oneрационного усилител , выход которого подключен к инвертирующему входу компаратора, неинвертирующий вход которого соединен с неинвертирующим входом операционного усилител  и общей шиной устройства, выход компаратора соединен, сD-входом тактируемого 3)-триггера, пр мой выход которого соединен с управл ющим входом разр дного ключа и  вл етс  выходом преобразовател  напр жени  в частоту , первый, второй.и третий управл гацие входы которого подключены к С-входу тактируемого Г- риггера, управл ющему входу аналогового ключа и R -входу тактируемого) -триггера соответственно, вход преоб1 азовател  напр жени  в частоту через резистор соединен с инвертирующим входом операционного усилител  и входом разр дного ключа, выход которого ЧРрез источник разр дного тока.соединен с шиной отрицательного источника питани .

На фиг. 1 приведена структурна  злектрическа  схема аналого-цифрового преобразовател ; на фиг. 2 - временные диаграммы, по сн ющие работу устройства: О - сигнал запуска, О - сигнал окончани  преобразовани ; b - сигнал на втором йыходе блока управлени  (сигнал сброса); 2 тактовые импульсы и - пилообразный сигнал на выходе интегрирующего операционного уси.лител  преобразовател  напр жени  в частоту; е - сигналы на выходе преобразовател  напр жени  в частоту - сигнал на первом выходе блока формировани  временных интервалов; « - сигнал на втором выходе блока формировани  временных интервалов} О - сигнал на третьем выходе блока формировани  временньпс интервалов; ц - сигнал на первом выходе блока счетчиков импульсов (старший разр д устройства), Л - сигнал на втором выходе блока счетчиков импульсов (второй разр д устройства) М - сигнал на третьем выходе блока счетчиков импульсов (мпадщий разр д устройства); Н - сигнал на выходе интегрирующего операционного усилител  преобразовател  напр жени  в час тоту дл  входного сигнала меньшего по величине, чем в случае, приведенном на диаграмме d, соответствующий этому новому входному сигналу 6 - сигнал на выходе преобразовател  напр жени  в частоту; Л - сигнал на первом выходе блока формировани  временных интервалов, р - сигнал на второмвыходе блока формировани  временных интервалов;с - сигнал на тоетьем выхогте блока Аоомиопв ни  временных интервалов; на фиг. 3 принципиальна  схема аналого-цифрового преобразовател .

Аналого-цифровой преобразователь содержит преобразователь 1 напр жени  в частоту, вход 2 которого  вл етс  входом устройства, а выход соединен с тактовым входом блока 3 счетчиков импульсов, блок А формировани  временных интервалов, первый выход которого соединен с первьм управл ющим входом блока 3 счетчиков импульсов, первьй вход блока 5 управлени   вл етс  входом 6 запуска устройства, второй вход соединен с выходом генератора 7 тактовых импульсов , первым управл ющим входом преобразовател  1 Напр жени  в частоту и первьм входом блока 4 формировани  временных интервалов, первьй - выход -г со вторым управл ющим входом преобразовател  1 напр жени  в частоту , а второй выход - со входами . сброса блока 3 счетчиков импульсов, блока 4 формировани  временных интервалов и третьим управл ющим входом преобразовател  1 напр жени  в частоту, группа выходов с первого по И-и блока 4 формировани  временных интервалов соединена с соответствующей группой управл ющих входов блока 3 счетчиков импульсов, aN+1-й выход - с третьим входом блока 5 управлени . Кроме того, устройство содержит выходные шины (8-1)-(8-N), выходную шину 9 преобразовател  напр жени  в частоту, шину тактовых импульсов 10, первую шину управлени  11, шину сброса 12, шины управлени  (13-1)-(13-КО блоком 3 счетчиков импульсов,шину окончани  преобразований 14. Преобразователь 1 напр жени  в частоту (фиг.З) содержит операционный усилитель 15, параллель нр соединенные конденсатор 16 и аналоговый ключ 17, подключенные между инвертирующим входом и выходом опера ционного усилител  15, выход котсч ого подключен к инвертирующему входу компаратора 18, неинвертирукмций вход которого соединен с неинвертирующим входом операционного усилител  15 и общей шиной устройства, а выход соединен с D -входом тактируемого D-триггера 19, С-вход которого соединен шиной 10 с выходом генерато-. ра 7 тактовых импульсов,R -вход с шиной сброса 12, а пр мой выход с управл ющим входом разр дного . ключа 20 и выходной шиной 9 преобразовател  напр жени  в частоту, вход Vл, 2 устройства через резистор 21 соеди нен с инвертирующим входом операцион ного усилител  15 и входом разр дного ключа 20, выход которого через источник разр дного токе 22 соединен -с шиной 23 отрицательного источника питани , управл ющий вход аналогового ключа 17 соединен с первой шиной 11 управлени . Блок 3 счетчиков имАнапого-цифровой преобразователь работает следующим образом. пульсов содержит логические элементы И (24-1)-(24-Ю , первые входы которых соединены с выходной шиной 9 преобразовател  1 напр жени  в частоту , вторые входы соединены с шинами ()-( 13-N) управлени  блоком 3 счетчиков импульсов, а выходы - с С-входами счетчиков (25-1)-(25-Ю импульсов , R-входы соединены с шиной сброса 12, а группа выходов каждого счетчика образует группу выходных шин (8-1)-(8-К|) устройства (в частном случае, приведенном на фиг. 3, каждый счетчик импульсов (25-1) (25-N) реализован на тактируемом D-триггере, включенном в счетном режиме, при этом количество счетчиков импульсов равно числу разр дов выходного кода устройства). Блок 4 формировани  временных интервалов содержит управл ющий счетчик 26 импульсов , С-вход которого соединен шиной тактовьк Импульсов 10 с выходом генератора 7 тактовых импульсов, R-вход - с выходом инвертора 27, вход которого соединен с шиной сброса 12. Выход с Qo noQ f) соединены с адресными входами посто нного запоминающего устройства 28, выходы которого соединены с шинами (13-1) (13-N) блока 3 счетчиков импульсов, вькодО соединен через дифференцирующую цепь 29 с шиной окончани  преобразовани  14. управлени  содержит Я5 -триггер 30,5 -вход которого соединен со входом запуска 6 устройства, -вход - с N+1-м выходом блока 4 фор мировани  временных-интервалов и R-входом третьего тактируемого D -тригге1 а 31, а Q -выход с ,R-входами первого и второго тактщ уемых1 )-триггеров 32 и1)-входом гретьего тактируемого .0 -триггера 31,Q -выход которого соединен с пер-. « выходом блока 5 управлени , а -вход соединен сЩ-выходом первого та стируемого J) -триггера 32, D -вход и Q-выход которого соединены со вторым выходом блока 5 управлени  и С-входом второго тактируемого ,-, ,Hj-cnui. iiJ-триггера 33, О-выход которого соединен с первым входом логического элемента И 34, второй вход которого соединен с выходом генератора тактовькимпульсов 7,авыход-с С- входомпервого тактируемого )-триггера 32 .

На входе 2 преобразовател  1 установлен аналоговый сигнал. При поступлении на вход 6 блока 5 сигнала запуска (фиг,2а) и первого тактового импульса от генератора 7 на вто ром входе блока 5 формируетс  сигнал сброса (фиг.2)), :длительность которого равна периоду тактовых импульсов . По сигналу сброса устанавливаютс  в О счетчики блоков 3 и 4 и D-триггер преобразовател  1. В течение длительности импульса сброса интегратор преобразовател  1 устанавливаетс  в исходное состо ние выумо,.2д и К). С выхода преобразовател  1 в блок 3 по шине 9 поступают тактовые импульсы (фиг.2е), которые проход т на тактовые входы всех)-триггеров (25-1)-(25-М) через элементы И (24-1)-(24-N)j на вторые входы которых по первому тактовому импульсу поступают сигналы управлени  из блока 4 (фиг.2Ж, , U ,шины (13-1) (13-N). Длительность сигналов управлени  дл  1 -го триггера составл ет Tnpi , где С - период следрвани  тактовых импульсов, 1-N. Выходные сигналы триггеров приведены на ,фиг. 2 If , Л к .М- При поступлении с выхода преобразовател  1 импульса в течение интервала tQ-t( триггер 25-1 блока 3 установитс  в состо ние 1 (фиг.2Л;), а при меньшем входном сигнале (фиг.2 «) триггер 25-1 останетс  в состо нии О (фиг.2 л), Таким образом, оказываетс  сформированным старший разр д выходного крда устройства. Триггер 25-2 осуществл ет счет импульсов с выхода преобразовател  1 в ; ечение интервала ifl-tj. Далее процесс формировани  выходного кода происходит аналогично.до фop шpoвaни  мпадшего разр да выходного кода. По завершеНИИ интервала преобразовани  (фиг.2 блок 4 вьфабатываёт сигнал окончани  интервала преобразовани  Тфиг.28) который поступает по шине 14 на блок 5, на первом выходе которого по вл етс  сигнал обнулени  интегра тбра преобразовател  1. Поступление импульсов по шине 9 прекращаетс , на шинах (13-1)-() устанавлива тс  нулевые сигналы, а на выходах блок 3 присутствует код входного сигнала .

Код старших разр дов при этом фopмиpJrвтc  до окончани  цикла npeoразовани  и может быть сразу же отправлен на обработку, причем автоматически организуетс  последовательный вывод информации, чем и достигаетс  расширение функциональных возможностей устройства. В известном устройстве 2J информаци  может быть получена только по окончании полного цикла преобразовани .

Преобразователь 1 (фиг.З) работает следун цим образом.

При поступлении логического О со второго выхода блока 5 на R -вход D-триггера 19 по вл етс  сигнал 1 на его выходе Q. Одновременно с первого выхода блока 5 поступает О,осуществл ющий размыкание ключа 17. Интегратор, построенный на усилителе 15, конденсаторе 16 и резисторе 21, натинает интегрирование разности разр дного и входного токов в течение длительности периода тактовых импульсов Z (фиг.2д, момент 0-4: ). При этом напр жений на выходе усилител  13 становитс  равным

IP-I

вх

и

вых так

- значение разр дного

где тока источника 22,

/R - входной ток,

U g -.входное напр жение, R - сопротивление резистора 21.

При поступлении первого тактового импульса на выходе Q триггера 19 устанавливаетс  О, разр дный ключ 20 размыкаетс , генератор 22 отключаетс  от входа усилител  15, напр жение на выходе которого начинает уменьшатьс . При достижении этим напр жением О на выходе компаратора 18 по вл етс  1 и при поступлении на С-вход триггера 19 тактового импульса на его выходе CJ по вл етс  1, замыкаетс  ключ 20 -и начинаетс  интегрирование величины 1 - Г . По сл.едукийему тактовому импульсу состо ние триггера 19 измен етс  на О, и тем самым на выходе преобразовател 1 формируетс  импульс длительностью С- .

Далее процесс повтор етс . Вход-ное напр женке преобразовател  ока- зываетс  пропорционально средней час тоте следовани  импульсов по шине 9 .

Блок 5 осуществл ет по первому выходу формирование сигнала размы , 9. кзни  ключа 17 на врем  Трр +D , а по второму выходу - формирование си нала-сброса длительностью L следующим образом. запуска поступает на 5-вход йб-триггера 30, при этом на его выходе Q по витс  1, котора  подготавливает срабатывание третьегоD-триггера 25 и вызьшает установку первого и второго D-тригг ров 32 и 33 по выходам Q в состо ние 1, чти открьгоает элемент 34 И Дл  поступлени  тактовьк импульсов от генератора 7.Поступление нулевого тактового импульса (фиг.22) вызьгаает переброс триггера 32 в состо ние Q 1 5 О (шина 12). О-триггер 31 устанавливаетс  при этом по выходу 9 в О. Первый тактовый импульс вызывает обратный переброс Г -триггера 32, на его выходе q, (шина 12) по вл етс  сигнал 1 (сформирован сигнал сброса, фиг.2В что в свс о очередь вызьтвает перебро Й-триггера 33 по выходуQ в состо ние О, элемент ЗА И закрываетс  и не пропускает тактовые импульсы. При поступлении сигнала 14 окончани  преобразовани  5-триггер 30 и 3 -триггер 35 перебрасываютс , при этрм на Q-выходе последнего по вл етс  l (сформирован сигнал замыкани  ключа 17), а наQ -выходах ЗЗ-триггеров устанавливаетс  состо ние 1. При поступлении нового импул са запуска процесс повтор етс . Блок 4 осуществл ет формирование управл ющих сигналов фиксированной дпительности дл  :блока 3. Управл ющий счетчик 26 сбрасываетс  в О п шине 12 и Далее осуществл ет счет тактовых импульсов. Посто нное запоминающее устройство 28 осуществл  ет дешифрирование состо ний управл  щего Счетчика 26 и формирует на вьпсодных шинах (13-1 )-() управл ющие сигналы длительностью 2 L (фиг.2 , J , U ). Блок 3 осуществл ет счет импульсов с выхода преобразовател  1, который гфоисхрдит при подаче на упра л ющие входы блока 3 сигналов 1. В качестве базового объекта прин т анал ого-цифровой пр еобр аз овател ь 2j Указанное устройство по сравнению с предлагаемым обладает р дом суще ственных недостатков, а именно счит 5710 вание выходного кода с него возможно только после окончани  цикла преобразовани , т.е. состо ние ни .одного из разр дов выходного кода не определено до окончани  цикла преобразовани . Современные цифровые процессоры производ т обработку информации по 2, 4, 6 разр дов и в том случае, если бы аналого-цифровой преобразователь обеспечил вьщачу кода группами по указанному числу разр дов до окончани  цикла преобразовани , то врем  обработки информдции дл  системы аналого-цифровой преобразователь-процессор существенно снизилось. Предлагаемый аналогоцифровой преобразователь позвол ет устранить указанный недостаток.базового объекта. Кроме того, отпада- ет необходимость введени  дополнительного интерфейса дл  св зи с цифровыми процессорами, так как предлагаемое устройство позвол ет легко изменить длину групп выходного кода, основание счета группы и т.д. При этом реализагщ  изобретени  позвол ет повысить помехоустойчивость аналого-цифрового преобразовател . Сбои в работе алгоритма АЦП происход т в основном из-за сбоев счетчика импульсов и веро тность сбо  максимальна дл  триггера младшего разр да i выходного счетчика. Поскольку в базовом устройстве возможен перенос импульса по всему счетчику вплоть до его старшего разр да, то любой сбой в младшем разр де может изменить и состо ние старшего разр да вькодного кода. Старшие разр ды кода в данном изобретении не св заны с младшими , счет импульсов в них происходит за меныше промежутки времени и веро тность сбо  в старших разр дах существенно ниже, чем в базовом устройстве. Таким образом, введение в известное устройство генератора тактовых импульсов, блока управлени , изменение конструкдаи преобразовател  на-пр жени  в частоту и блока формировани  временных динтервалов позволило существенно расширить функциональные возможности устройства при одновременном повышении его помехоустойчивости .

Claims (2)

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий преобразователь напряжения в частоту, вход которого является входом устройства, а выход соединен с тактовым входом блока счетчиков импульсов, блок формирования временных интервалов, первый выход которого соединен с первым управляющим входом блока счетчиков импульсов, отличающийся тем, что,' с целью расширения функциональных возможностей, в него введены блок управления и гёнератор тактовых импульсов, причем первый вход блока управления является входом запуска устройства, второй вход соединен.с выходом генератора тактовых импульсов, первым управляющим входом преобразователя напряжения в частоту и первым входом'блока формирования временных интервалов, первый выход блока управления соединен с вторым управляющим входом преобразователя напряжения в частоту, а второй выход - с входами сброса блоков счет- _Q чиков импульсов и формирования вре- $ менных интервалов и с третьим управляющим входом преобразователя напряжения в частоту, группа выходов со второго по N ~й блока формирования временных интервалов соединена с соответствующей группой управ- . ляющих входов блока счетчиков импульсов, а N+1-й выход - с третьим входом блока управления, где N - число разрядов выходного кода устройства.

SU at) 1132357

2. Устройство по п.1, о т л и чающееся тем, чФо. преобразователь напряжения в частоту содержит операционный усилитель, конденсатор, аналоговый ключ, компаратор, тактируемый D-триггер, резистор, разрядный ключ, источник разрядного тока, шину отрицательного источника питания, причем параллельно соединенные конденсатор и аналоговый ключ подключены между инвертирующим входом и выходом операционного усилителя, выход которого подключен к инвертирующему входу компаратора, неинвертирующий вход которого соединен с неинвертирующим входом операционного усилителя и общей шиной устройства, выход компаратора соединен сD-«хо дом тактируемого I)-триггера, прямой выход которого соединен с управляющим входом разрядного ключа и является выходом преобразователя напряжения в частоту, первый, второй и третий управляющие входы которого подключены к С-входу тактируемого D-триггера, управляющему входу аналогового ключа и R -входу тактируемого D-триггера- соответственно, вход преобразователя Напряжения в частоту через резистор соединен с инвертирующим входом операционного усилителя и входом разрядного ключа, выход которого через источник разрядного тока соединен с шиной отрицательного источника питания .