SU920706A2 - Накапливающий сумматор - Google Patents

Накапливающий сумматор Download PDF

Info

Publication number
SU920706A2
SU920706A2 SU802937856A SU2937856A SU920706A2 SU 920706 A2 SU920706 A2 SU 920706A2 SU 802937856 A SU802937856 A SU 802937856A SU 2937856 A SU2937856 A SU 2937856A SU 920706 A2 SU920706 A2 SU 920706A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
bus
transfer
adder
bit
Prior art date
Application number
SU802937856A
Other languages
English (en)
Inventor
Вячеслав Вячеславович Браткевич
Николай Андреевич Збродов
Original Assignee
Харьковский Инженерно-Экономический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Инженерно-Экономический Институт filed Critical Харьковский Инженерно-Экономический Институт
Priority to SU802937856A priority Critical patent/SU920706A2/ru
Application granted granted Critical
Publication of SU920706A2 publication Critical patent/SU920706A2/ru

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)

Description

(54) НАКАПЛИВАЩИЙ СУММАТОР
I
Изобретение относитс  к вычислительной технике и может быть использовано при построении цифровых устройств .
По основному авт. св. № 577528 известен накапливающий сумматор, содержащий в каждом разр де злемент, сложени  по модулю два, выход которого подключен к третьему входу первого элемента ИЛИ, выход которого соединен со вторым входом первого элемента И, первый и второй входы элемента сложени  по модулю два соединены соответственно с первым и вторым входами переноса в данный .разр д и с первым и вторым входами второго элемента И, выход второго элемента ИЛИ подключен ко входу элемента задержки, выход которого  вл етс  выходом сигнала переноса в (i+1) разр д сумматора, подключенный к первому входу третьего элемента И, второй вход которого соединен с управл ницгй пшной, а выход  вл етс 
выходом переноса в (i-2) разр д сук. матора, единичный выход триггера со счетным входом  вл етс  выходом сум (1 i-ro разр да l .
Однако он не позвол ет суммировать числа, представленные в избыточных (г, р), система счислени , заполн - : кщие существующий пробел по помехоустойчивости , быстродействию выполнени  арифметических операций и диапазону представлени  чисел между классической и известными Фибоначчи- евыми системами счислени , предназначенными дл  сквозного контрол  информационно-вычислительных систем иве .

Claims (1)

  1. Цель изобретени  - расшир 1ше функциональных возможностей известных накапливающих сумматоров за счет возможности суммировани  двоичных чисел, представленных в (г,р) системах счислени , при сохранении функции суммировани  двоичных чисел в традиционной двоичной и Фибоначчиевой системах счислени . . Поставленна  цель достигаетс  тем, что в накапливающем сумматоре, содержащем первый элемент ИЛИ„ пред назначенный дл  приема двух слагаемых А и Bj- и переноса, поступающего с элемента сложени  по модулю два, триггер со счетным входом, пер вый и второй элементы И, второй эле мент ИЛИ и элемент задержки, выход которой соединен с шиной переноса в (i + l) разр д и с первым входом третьего элемента И (k,j), второй вход которого соединен с первой управл ющей шиной, а выход соединен с шиной переноса разр да (i-2), раз р д сумматора содержит дополнительно (г+р-2) элементов И, превые входы которых соединены с выходом элемента задержки, вторые входы соединены соответственно с управл ющими шинами со второй по (г+р-2), а выходы подключены к выходам переноса в соответствующем разр де сумматора с (-3)-го по (1-г-р)-й, дополнительные входы переноса в данный раз р д сумматора соединены с дополнительными входами элемента слолсенц  по модулю два и второго элемента И, На чертеже приведена схема i-ro разр да накапливающего сумматора (,...,n, где п - разр дность сум мируемых чисел), Каждый разр д сумматора содержит элементы ИЛИ 1 и 2, триггер 3 со счетным входом, элемент 4 сложени  по модулю два, элементы -ИЗ и 6, эл мент 7 задержки, шину 8 пр мых.пере носов из предыдущего младшего разр  да , шины 9 обратных переносов ср сторонь старпшх разр дов , Пр5р,... ,, шину 10 входного пер носа Cji, входные шины 11 и 12 первого AJ и второго Bj. слагаемых, шину , 13 сброса, управл ющие шины 14 ( сигналов у.2, y.i У1.(г«) менты И 15. При сложении двоичных чисел в традиционной двоичной системе счислени  предлагаемое устрой ство работает известным способом, при этом в работе участвуют элемен ИЛИ 1, триггер 3, шина 13, элемент И 5, элемент ИЛИ 2, элемент 7 задержки , причем выход элемента 7  в л етс  выходом переноса в (+1)-й разр д сумматора, шина 10 переноса входные шины 1 I и 12 слагаемых А,, В , единичный выход триггера 3  вл етс  выходом суммы данного i-ro разр да. При слоукении двоичных чисел в Фибоначчиевой системе счислени  сумматор .работает известным способон , при этом .в работе участвуют шины II и 12 слагаемых А, В;, шины 8 и 9 переносов, элемент ИЛИ I, триггер 3, шина 13 сброса, элемент И 5, элемент 4 сложени  по модулю два, элемент И 6, элемент ИЛИ 2, элемент 7 задержки, выход которого  вл етс  выходом переноса в (1+1)-й разр д, управл юща  шина 4, по которой подаетс  сигнал У(-,2. выходной элемент И 15, выход которого  вл етс  выходом переноса в (i-2)-и разр д , единичный выход триггера 3  вл етс  выходом суммы данного i-го разр да. При сложении двоичных чисел в избыточной (г, р) системе счислени  в работе участвуют входные шины tl и 12 слагаемых А1 i шины 8 и 9 пр мых и обратных переносов, элемент ИЛИ 1, триггер 3, шина 13 сброса , элемент И 5, элемент 4 сложени  по модулю два, элемент И 6, элемент ИЛИ 2, элемент 7 задержки, выход которого  вл етс  выходом переноса в (|+1)-й разр д и один из элементов И 15, выбор которого зависит от KOHKpeTiibix заданных параметров г и р, причем при, включаетс  в схему элемент И 15, на который подан сигнал при г-З, - элемент И 15, на который подан сигнал у.ц и и т.д. Весовые коэффициенты избыточной (г, р) систе «)1 счислени  св заны между собой следующим рекурентным соотношением 1-1 + 1-г+...ibc-2.+.г-р; i p-t-r+1, р+г+2,...; ,2,3,...; ,1,2,...; Ь Ь7 .. . I ; ; , p+4,..., p+r. Здесь г - максимальное количество единиц , наход щихс  в соседних двоичных разр дах числа и образующих ргизрешенную группу единиц, а параметр р указывает на минимальное количество нулей между разрешенными группами единиц. При и любом р, (г, р) система счислени   вл етс  классической двоичной , так как при общем числе двоичных разр дов равном п содержит только одну группу разрешенных единиц, весовые коэффициенты которых равны степени двойки. При и ,,2 5 получаем нзвеспшш Фибо аччиевые си темы счислени . Случай и р 0,1,2 соответствует системам счислени , занимающим промежуточное по ложенне между классической двоичной и Фибоначчиевыми системами счислени  . Рассмотрим вынолнение операций п мехоустойчивого суммировани  в (г, системе счислени . Положим дл  опре деле.нности , . При сложении двух двоичных чисел в (г, р) системе счислени  возможна ситуаци  слож ни  в i-ом разр де двух переносов, один пр мой, со стороны предыдущего младшего разр да Прр, второй - обра ный, со стороны старшего, отсто щего от i-ro на три разр да Пд/р (в об щем случае на i-(r+p) разр дов). Пр сложении чисел в (г, р) системе счи лени  необходимо руководствоватьс  следующим правилом. Сформулировать первую частичную 2, и переносы п, , Р обр чисел , . Выполнить слогение ПОР и сформировать вторую г частичную сумму i и переносы. Пункт 2 выполн ть до тех пор, пока переносы не окажутс  равными нулю. Рассмотрим работу устройства на примере сложени  чисел , в (2, 1) системе счислени . Перед началом суммировани  на ши ну 13 подаетс  сигнал, по которому все триггеры 3 сумматора устанавливаютс  в нулевое состо ние. Исходные операнды подаютс  на шины 11 и последовательно во времени с интерв лом , где врем  срабатьюани  триггера 3. В первом промежуточном ци ле суммировани  на единичном выходе триггера 3 получаем промежуточную схему 2Г , в результате работы элементов И 5 и ИЛИ 2 на выходе элемен та 7 задержки получаем пр мой перенос , поступающий на шину 8 соот ветствук цего (i-t-l)-ro разр да, а с выхода элемента И 15 при наличии си нала на соответствующей шине 14, получаем обратный перенос , поступающий на шину 9 соответствующего (-3)-го разр да. При поступлении одного из переносов на шины 8 и 9 элементов 4 сложени  по модулю два вырабатываетс  единичный сигнал измен ющий состо ние триггера 3 на инверсное. При поступлении одновретменно двух единиц переносов в i-й nh разр д на гаишл 8 и 9 состо ние триггера 3 в данном разр де не измен етс , но в результате срабатывани  элемента И 6 возникают переносы П и nJjA Результат сложени  1 144 соответствует коду 101010011. При выборе параметра , сумматор работает аналогично, как и при г-., , но подаетс  управл - ющий сигнал у;,: по соответствующей шине 14, при этом на соответствующих элементах И 15 сформируютс  обратные переносы D ()-e разр ды и т.д. Таким образ о., введение новых элементов и св зей позвол ет расширить функциональные возможности накапливак цих сумматоров, а именно выбор конкретного параметра г и р позвол ет разработчику в широких пределах измен ть возможности проектиpye fcIX ИВС по быстродействию и диапазону представлени  чисел, что обуславливает практическое использование предлагаемого устройства в дискретных вычислительных систвмах и, тем самым, увеличивает эффективность использовани  (г, р) систем счислени  при помехоустойчивой обработке информации. Формула изобретени  Накапливающий сумматор по авт. св. № 577528, отличающийс   тем, что, с целью расширени  функциональных возможностей сумматора за счет возможности суммировани  чисел, представленных в (г, р) системах счислени , каждый i-и разр д сумматора, содержит дополнительно г+р-2 элементов И, первые входы которых соединены с выходом элемента задержки, вторые входы соединены соответственно с управл ющими шинами со второй по г+р-2)-ю, а ВЬЕХОДЫ подключены к выходам переноса в соответствующем разр де сумматора с (i-3)-ro по ,(-г-р)-й, дополнительные входы переноса в данный разр д умматора соединены с дополнительыми входами элемента сложени  по одулю два и второго элемента И. Источники информации, рин тые во внимание при экспертизе 1. Авторское свидетельс/во СССР 577528, кл. G 06 F 7/49, 1977 прототип).
    s
    г
    /5
    f
    ( 1 )
    /5
    D/t-(
    15
SU802937856A 1980-03-19 1980-03-19 Накапливающий сумматор SU920706A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802937856A SU920706A2 (ru) 1980-03-19 1980-03-19 Накапливающий сумматор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802937856A SU920706A2 (ru) 1980-03-19 1980-03-19 Накапливающий сумматор

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU577528 Addition

Publications (1)

Publication Number Publication Date
SU920706A2 true SU920706A2 (ru) 1982-04-15

Family

ID=20900979

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802937856A SU920706A2 (ru) 1980-03-19 1980-03-19 Накапливающий сумматор

Country Status (1)

Country Link
SU (1) SU920706A2 (ru)

Similar Documents

Publication Publication Date Title
US3700875A (en) Parallel binary carry look-ahead adder system
SU920706A2 (ru) Накапливающий сумматор
SU763896A1 (ru) Устройство дл сложени чисел в избыточной системе счислени
SU643870A1 (ru) Арифметическое устройство параллельного действи
SU1667052A1 (ru) Комбинационный сумматор кодов Фибоначчи
SU557362A1 (ru) Накапливающий сумматор
SU631918A1 (ru) Устройство дл возведени в квадрат п-разр дных чисел
KR970005175A (ko) 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조
SU840890A1 (ru) Устройство дл сравнени чисел
SU928349A1 (ru) Устройство дл возведени в квадрат число-импульсного кода
SU634276A1 (ru) Накапливающий сумматор
RU1807481C (ru) Устройство дл умножени
SU842768A1 (ru) Цифровой коррел тор
SU981993A1 (ru) Сумматор кодов Фибоначчи
SU1280620A1 (ru) Веро тностный распределитель импульсов
SU981992A1 (ru) Сумматор в коде "М из N
SU888109A1 (ru) Устройство дл умножени
SU602940A1 (ru) Устройство дл сравнени чисел
SU911517A1 (ru) Параллельный накапливающий сумматор
SU1043638A1 (ru) Накапливающий сумматор
SU1156064A1 (ru) Устройство дл умножени
SU577528A1 (ru) Накапливающий сумматор
SU987618A1 (ru) Накапливающий перемножитель
SU1262477A1 (ru) Устройство дл вычислени обратной величины
SU1072040A1 (ru) Устройство дл делени двоичного числа на коэффициент