SU842768A1 - Цифровой коррел тор - Google Patents
Цифровой коррел тор Download PDFInfo
- Publication number
- SU842768A1 SU842768A1 SU792822845A SU2822845A SU842768A1 SU 842768 A1 SU842768 A1 SU 842768A1 SU 792822845 A SU792822845 A SU 792822845A SU 2822845 A SU2822845 A SU 2822845A SU 842768 A1 SU842768 A1 SU 842768A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- inputs
- input
- output
- outputs
- Prior art date
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Complex Calculations (AREA)
Description
{54 ЦИФРОВОЙ КОРРЕЛЯТОР
. / ,; . : л . , ; : ,- -... ,;-; :
Изобретение относитс к вычис йтельйой технике и может быть испсЗль . 3 овано в систе.мах автоматическо р управлени и контрол , примен емых например в радиолокации.
Известен коррел тор, предназначенный дл вычислени значений коррел ционной функции исследуемых случайных тфоцессов X (t) и у (t), включаюший в себ квантователи входных сигналов по уровню/ устройство выборки во времени, матричную схему умножени , генераторы импульсов выборки и импульсов заполнени ключ И со схемой управлени и накапливающий счётчик, входы устройства выборки во времени подключены к выходам квантователей входных сигналов, а выходы - ко входам матричной схемы умножени , второй, выход .генератора1 импульсов выборки соединен с управл ющим входом устройства выборки во времени. Первый, второй и третий выходы ключа И подключены соответственно к первым выходам генераторов импульсов заполнени и выборки, а также к управл ющему выходу схемы управлени ключом И. Информационные входы Накапливающего счетчика св заны с одноименными выходами матричной схемы умножени , управл ющий вход - с первым выходом ключа И, управл ющий вход схемы управлени ключом соединен со вторым выходом ключа и, а информационные входа подключены к соответствующим выходам схемы матричного умножени 1. Недостаток .такого коррел тора низкое йлстродействие.
o
Известно также устройство цифровой коррел ции, предназначенное дл определени степени св зи между дву-j м временны ® р дадда. цифровых величин , выраженных в виде чисел с плаваквдей
5 зап той,содержащее два входных узла, сумматор пор дков,узел неравнозначности, два сумматора Накоплени результатов положительныз и отрицательных произведений, блок преобразова0 ни отрицательных чисел в дополнительный код, сумматор произведений и выходной узел.Знаковые выходы входных узлов подключены к двум входам узла неравнозначности, а выходы раз5 дов пор дков соединены со входами сумматора пор дков. Выход сумматора пор дков подключен к третьему входу узла неравнозначности, первый выход которого соединен со входом суммато0 ра накоплени результатов положительных произведений, а второй выход подключен ко входу сумматора накоплени результата отрицательных произведений , выход последнего подключен ко входу блока преобразовани отрица1%льных чисел в дополнительный код, первый вход суматора произведений соединен с выходом сумматора накоплени результата положительных произведений , а второй вход - с выходом блока преобразовани отрицательных чисел в дополнительный код, выход сумматора произведений соединен со входом выходного узла устройства цифровой коррел ции 2.
Недостаток известного устройства больша статическа погрешность при ограниченном числе выборок.
Наиболее близким техническим решением к предлагаемому изобретению вл етс цифровой коррел тор предназначенный дл обработки случайных величин , представленных в нормальной форме и содержащий дба аналого-цифровых преобразовател , два входных регистра, сумматор произведений, промежуточные (входное и выходное) ЗУ, а также множительное устройство,состо щее из узла неравнозначности/ сумматора пор дков и умножител мантисс
В сумматоре пор дков определ етс значение пор дка произведени , в умножителе - мантисса произведени модульных значений перемножаемых величин , а в узле неравнозначности определ етс знак произведени . Полученные таким образом произведени поступают на сумматор произведений, которые затем занос тс в ЗУ RCi) дл промежуточного хранени , Оконч:ательна величина оценки значений коррел ционной функции R{it) формируетс на выходе сумматора произведений 3 ,
Недостатком такого коррел тора вл етс низкое быстродействие.
Цель изобретени - увеличение быстродействи устройства.
Поставленна достигаетс тем что в цифровой коррел тор, содержащий два аналого-цифровых преобразовател , входы которых вл ютс соответственно первым и вторым входами коррел тора, а выходы подключены: ко входам- соответственно первого и второго регистров, выход знакового разр да каждого регистра подключен к cootвeтcтвyющeмy входу блока неравнозн чности , выход которого соединен р первым входом блока суммировани йроизведений, второй вход которого подключен к выходу сумматора пор дков, входы которого подключены к соответствующим разр дным выходам первого и второго регистров , разр дные выходы первого регистра подключены к соответствующи входам первого блока пам ти, выходы которого соединены с соответствующим
разр дными входами первого регистра, выход блока суммировани произведени соединен со входом второго блока пам ти , выход которого подключен к третьему входу блока суммировани произведений , введены блок элементов И,бло сравнени и блок сложени мантисс, причем первые входы блока сложени мантисс и блока элементов И подключены к соответствующим разр дным выходам первого регистра, вторые входы блока сложени мантисс и блока эле ентов И подключены к соответствующи разр дным выходам второго регистра, вход блока элементов И соединен с . первым выходом блока сравнени ,второ вход которого подключен к выходу блока сложени мантисс, а выход блока сравнени соединен с четвертым входом блока суммировани произведений ,Y
На чертеже показана структурна схема цифрового коррел тора.
Коррел торсодержит входной аналого-цифровой преобразователь 1, регистры 2 и 3, первый блок 4 пам ти, аналого-цифровой преобразователь 5, блок б неравнозначности, сумматор 7 пор дков, блок 8 суммировани произведений , второй блок 9 пам ти, блок 10 умножени пор дков, блок 11 сложени мантисс, блок 12 элементов И, блок 13 сравнени .
Claims (3)
- Входы двух аналого-цифровых преобразователей 1 вл ютс соответственно первым и вторым входами цифрового коррел тора, а выходы соединены с одноименными входами двух регистров 2 и; 3,каждый из имеет выход знакового разр да и хода разр дов пор дка и мантисс. Дополнительно регистр 2 св зан с блоком 4 пам ти, выходы знаковых разр дов регистров 2 и 3. подключены ко входам блоков неравнозначности, а выходы разр дов пор дка - ко входам сумматора 7 пор дков блока 10,. умножени пор дков. Выходы всех разр дов мантисс регистра 2 подключены к первому входу блока 11 сложени мантисс, а выходы всех разр дов мантисс, за исключением старшего регистра 3. ко второму входу. Информационный вхо блока элементов И 12 подключен к выходу блока 11 сложени мантисс, а выход ко входу блока 8 суммировани произведений. Управл ющий вход блока элементов И 12 соединен с выходом блока 13 сравнени , входы которого подключены к выходам старших разр дов мантисс регистров 2 и 3, Выходы блока неравнозначности и сумматора 7 пор дков соединены с одноименными входами блока 8 суммировани произведений , последний дополнительно св зан с промежуточным блоком. 9 пам ти . Блок 11 сложени мантисс предназначен дл формировани значений приближенного произведени . Блок элементов И 12 выполн ет функцию ключа который, в зависимости от управл ющ го сигнала, формируемого блоком сов дени , пропускает, т.е. передает зна чение приближенного произведени на сумматор произведений, или запрещает его выдачу, что равносильно передаче нулевой величины на сумматор произведений . Блок -13 сравнени сравнивае значени старших разр дов нормализованных сомножителей и вырабатывает управл ющий сигнал в блок элементов И 12.При выработке последнего исполь зуетс информаци о состо нии старших разр дов перемножаемых мантисс. Так как любое двоичное число, не равное нулю (в случае представлени его в нормальной форме) всегда несет еди ницу в старшем разр де мантисс, а число, равное нулю,имеет нулевое ее значение, то в старшем разр де мантиссы записана нулева величина, ПОЭ ТОМУ управл ющий сигнал формируетс только при равенстве единичному значению обоих старших разр дов сомножителей , что вл етс признаком не нулевого значени . При равенстве одного из сомножителей нулю, т.е. отсутствииодного из старших разр дов , управл ющий сигнал не будет выработан. Это соответствует дейс вительному результату умножени в случае, когда один из сомножителей равен нулю. Цифровой коррел тор работает слеД1ТОЩИМ образом, На входы устройства поступает соответствующие сигналы X (t) и у (t). Пройд входные преобразователи 1 и 5, их оцифрованные значени , представленные в нормальной форме, после промежуточного хранени на соответст . вующих регистрах 2 и 3 и задержки в блоке 4 пам ти поступают на -входы блока 10. При этом пор док произведе ний и знак формируютс с помощью сум матора 7 пор дков и блока .6 неравнозначности . Приближенна величийа про изведени мантисс вычисл етс с помощъю блока сложени мантисс, блока элементов И 12 и блока 13 .сгравнени . Полученные таким образом значени приближенных произведений поступают на вход блока 8 суммировани произведений , на котором совместно с информацией , хранимой в блоке 9 пам ти формируетс окончательна оценка коррел ционной функции. «np(., xSi riMy. Sfyn y При этом умножение сумлл модулей ман тисс на величину S осуществл етс при помощи соответствующей коммутаций их разр дов со сдвигом на одии разр д право. Учет произведений коэффициентов при старших разр дах и У-1 производитс с помощью блока совпадени , который формирует соответствующий управл ющий сигнал на выдачу величины приближенного произведени в другие вычислительные узлы, Таким образом, предпагаекый цифровой коррел тор не содержит умножител мантисс и поэтому способен обеспечить существенное повышение быстродействи . По точности работы предлагаемой коррел тор уступает известному на 2%, однако имеет несомненное преимущество перед релейными, знаковыми коррел торами и коррел торами с логическими схемами умножени , особенно в области малых значений коэффициента коррел ции, что важно при их практическом использовании в системах автоматического управлени и контрол радиолокационных устройств. Формула изобретени Цифровой коррел тор, содержащий два аналого-цифровых преобразовател , входы которых вл ютс соответственно первым и вторым входами коррел тора, а выходы подключены ко входам соответственно первого и второго регистров, выход знакового разр да каждого регистра подключен к соответствующему входу блока неравнозначности , выход которого соединен с первым входом блока суммирова ни произведений, второй вход которого подключен к выходу сумматора пор дков, входы которого подключены к соответствующим разр дным выходам первого и второго регистров, разр дные выходаз первого регистра подключены к соответствующем входам первого блока пам ти, выходы которого соединены с соответствующими разр дными входами первого регистра, выход блока суммировани произведений соединен со входом второго блока пам ти, выход которого подключен к третьему входу блока сум1«ировани произведений, отличающи.йс тем, что,с целью повышени быстродействи , в цифровой коррел тор введены блок элементов И, блок сравнени и блок сложени майтисс, причем первые входы блока сложени мантисс и блока элементов И подключены к соответствующим разр дным выходам первого регистра , вторые входы блока сложени мантисс и блока элементов И подключены к соответствующим разр дным выходам второго резтистра, вход блока элементов И Соединен с первым выходом блока сравнени , второй вход которого подключен к выходу блока сложени мантисс, а выход блока сравнени соединен с четвертым входом блока суммировани произведений. Источники информации, прин тые во внимание при экспертизе 1, Грибанов Ю.И., Г.П.Веселова, В.Н.Андреев. Автоматические цифровые,коррел торы. М., Энерги , 1971, с. 110, 138.
- 2. патент США № 3863058, кл, 235152 , 1975.
- 3. Грибанов Ю,И., Веселова Г.П., Андреев, В.Н.Автоматические цифровые коррел торы. М., Энерги , 1971, с. 153 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792822845A SU842768A1 (ru) | 1979-10-03 | 1979-10-03 | Цифровой коррел тор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792822845A SU842768A1 (ru) | 1979-10-03 | 1979-10-03 | Цифровой коррел тор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU842768A1 true SU842768A1 (ru) | 1981-06-30 |
Family
ID=20851969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792822845A SU842768A1 (ru) | 1979-10-03 | 1979-10-03 | Цифровой коррел тор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU842768A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2735488C1 (ru) * | 2020-04-03 | 2020-11-03 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Майкопский государственный технологический университет" | Цифровой коррелятор |
-
1979
- 1979-10-03 SU SU792822845A patent/SU842768A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2735488C1 (ru) * | 2020-04-03 | 2020-11-03 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Майкопский государственный технологический университет" | Цифровой коррелятор |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4104729A (en) | Digital multiplier | |
SU842768A1 (ru) | Цифровой коррел тор | |
CA1192315A (en) | Systolic computational array | |
SU894719A1 (ru) | Цифровой коррел тор | |
SU1262477A1 (ru) | Устройство дл вычислени обратной величины | |
SU1732341A1 (ru) | Устройство дл умножени | |
SU1062719A1 (ru) | Цифровой коррел тор | |
SU928363A1 (ru) | Устройство дл выполнени преобразовани Фурье | |
SU920706A2 (ru) | Накапливающий сумматор | |
SU881762A1 (ru) | Коррелометр | |
SU1280620A1 (ru) | Веро тностный распределитель импульсов | |
SU1633400A1 (ru) | Арифметическое устройство по модулю | |
SU1569823A1 (ru) | Устройство дл умножени | |
SU934483A1 (ru) | Устройство дл определени дисперсии | |
SU879584A1 (ru) | Устройство дл возведени в квадрат комплексных чисел | |
SU935954A1 (ru) | Вычислительное устройство дл решени дифференциальных уравнений | |
FI62736C (fi) | Digital specialdator foer behandling av statistiska data | |
SU907554A1 (ru) | Устройство дл вычислени текущего значени функции правдоподоби авторегрессионной случайной последовательности | |
SU960793A1 (ru) | Преобразователь кода одной позиционной системы счислени в другую | |
SU828199A1 (ru) | Параллельный цифровой интегратор с пла-ВАющЕй зАп ТОй | |
SU734716A1 (ru) | Цифровой многоканальный коррел тор периодических фазоманипулированных сигналов | |
SU907545A1 (ru) | Устройство дл вычислени тригонометрических функций тангенса и котангенса | |
SU1130875A1 (ru) | Цифровой коррел тор | |
SU1564647A1 (ru) | Устройство дл адаптивной обработки информации | |
SU1464156A1 (ru) | Устройство дл вычислени полинома @ -й степени |