RU2735488C1

RU2735488C1 - Цифровой коррелятор

Info

Publication number: RU2735488C1
Application number: RU2020113740A
Authority: RU
Inventors: Олег Вячеславович Чернояров; Татьяна Ивановна Демина; Сергей Маркович Пергаменщиков; Алексей Николаевич Глушков; Владимир Петрович Литвиненко; Дмитрий Геннадьевич Пантенков
Priority date: 2020-04-03
Filing date: 2020-04-03
Publication date: 2020-11-03

Abstract

Изобретение относится к областям радиотехники, измерительной и вычислительной техники и может быть использовано в устройствах цифровой корреляционной обработки сигналов, системах связи и управления, специализированных вычислительных устройствах. Цифровой коррелятор содержит первый и второй аналого-цифровые преобразователи, первый, второй и третий регистры данных, цифровую линию задержки, умножитель, n каскадно-соединенных двухвходовых сумматоров, n регистров сдвига многоразрядных кодов, регистр результата и генератор тактовых импульсов. Техническим результатом при реализации заявленного решения выступает обеспечение непрерывного цифрового вычисления корреляционной функции двух входных сигналов по выборкам отсчетов заданного объема при минимальных вычислительных затратах. 3 ил.

Description

Изобретение относится к областям радиотехники, измерительной и вычислительной техники и может быть использовано в устройствах цифровой корреляционной обработки сигналов, системах связи и управления, специализированных вычислительных устройствах.

Известен цифровой коррелятор [1] на базе сумматоров отдельных двоичных разрядов отсчетов входных с последующим их умножением и усреднением, в котором отсутствует возможность непрерывного (текущего) вычисления взаимной корреляционной функции по выборкам отсчетов входных сигналов заданного объема.

Известен коррелятор [2], в котором вычисляется сумма произведений отсчетов двух последовательностей из N цифровых отсчетов, для чего используется N пар регистров хранения отсчетов, N умножителей и N-входовой сумматор. Известен коррелятор [3], в котором вычисляется сумма произведений отсчетов двух последовательностей из N цифровых отсчетов с разбиением их на группы с последующим вычислением сумм произведений отсчетов в каждой группе с параллельным накоплением отсчетов следующей последовательности. Их недостатком является высокая сложность реализации при больших ТУ.

Наиболее близким по технической сущности к предлагаемому устройству является цифровой коррелятор [4], содержащий два аналого-цифровых преобразователя (АЦП), два регистра, блоки умножения и суммирования, в которых вычисляется сумма произведений отсчетов двух входных сигналов с плавающей точкой, что требует значительных аппаратных затрат при больших объемах выборки отсчетов. Кроме того, не обеспечивается возможность непрерывного вычисления взаимной корреляционной функции.

Основной операцией, определяющей эффективность цифрового вычисления взаимной корреляционной функции, является накопление (суммирование) произведений отсчетов из выборок заданного объема, увеличение которого повышает точность результата, но усложняет реализацию устройства. Минимизация необходимых вычислительных затрат упрощает аппаратуру и повышает быстродействие коррелятора.

Задачей предлагаемого технического решения является обеспечение непрерывного цифрового вычисления взаимной корреляционной функции двух входных сигналов по выборкам отсчетов заданного объема при минимальных вычислительных затратах.

Поставленная задача решается тем, что цифровой коррелятор, содержащий два АЦП и каскадно-соединенные с ними первый и второй регистры данных, дополнительно содержит цифровую линию задержки, вход которой соединен с выходом второго регистра данных, умножитель, первый вход которого подключен к выходу первого регистра данных, а второй вход - к выходу цифровой линии задержки, третий регистр данных, вход которого соединен с выходом умножителя, n каскадно-соединенных двухвходовых сумматоров (СУМ) (n=log₂ N, где N=2ⁿ - объем выборки, по которой вычисляется корреляционная функция), n регистров сдвига многоразрядных кодов (MP) и регистр результата (РР), первый вход k-го сумматора

и вход k-го регистра MP_k соединены параллельно и образуют общий вход СУМ_k, выход MP_k соединен с вторым входом СУМ_k, выход сумматора СУМ_k+1 подключен к входу СУМ_k+1, вход первого сумматора соединен с выходом третьего регистра данных, а выход последнего n-го сумматора соединен с входом регистра результата, выход которого является выходом устройства, тактовые входы АЦП и регистров подключены к выходам генератора тактовых импульсов.

Предлагаемое техническое решение поясняется чертежами.

На фиг. 1 показана структурная схема предлагаемого устройства. Здесь первый сигнал 1 поступает на вход первого АЦП1 2, формирующего отсчеты первого сигнала, выход первого АЦП1 2 подключен к входу первого регистра данных РД1 3. Второй сигнал 4 поступает на вход второго АЦП2 5, выход которого соединен с входом второго регистра данных РД2 6, а выход РД2 подключен к входу цифровой линии задержки ЦЛЗ 7. Выход РД1 3 соединен с первым входом умножителя УМ 8, второй вход УМ 8 - с выходом ЦЛЗ 7, а выход УМ 8 подключен к входу третьего регистра данных РДЗ 9. Выход РДЗ 9 подключен к соединенным между собой первому входу первого сумматора СУМ₁ 10-1 и входу первого многоразрядного регистра сдвига MP₁ 11-1, выход которого подключен ко второму входу сумматора СУМ₁ 10-1. Выход первого сумматора CyM₁ 10-1 подключен к соединенным между собой первому входу второго сумматора СУМ₂ 10-2 и входу второго регистра сдвига MP₂ 11-2, выход которого подключен ко второму входу сумматора СУМ₂ 10-2. Аналогично выход предпоследнего сумматора подключен к соединенным между собой первому входу последнего сумматора СУМ_n 10-n и входу регистра сдвига MP_n 11-n, выход которого подключен ко второму входу сумматора СУМ_n 10-n. Выход последнего сумматора СУМ_n 10-n соединен с входом регистра результата РР 12, выход которого является выходом коррелятора 13. На управляющие входы АЦП1, АЦП2, ЦЛЗ, регистров РД1, РД2, РД3, регистров сдвига MP_k и РР подаются импульсы от генератора тактовых импульсов ГТИ 14.

На фиг. 2 и фиг. 3 представлены результаты моделирования работы коррелятора.

Устройство работает следующим образом. Центрированный (с нулевой постоянной составляющей) первый входной сигнал s_i (t) 1 поступает на вход АЦП1 2, который в моменты времени t_i (где i - порядковый номер) с интервалом времени τ формирует отсчеты s_1i первого входного сигнала, которые записываются в первый регистр данных РД1 3. Аналогично второй входной центрированный сигнал s₂(t) 4 поступает на вход АЦП2 5, формирующий в те же моменты времени отсчет второго сигнала s_2i, который записывается во второй регистр данных РД2 6 и затем передается в цифровую линию задержки 7, на выход которой выдается задержанный на время Δt=kτ отсчет второго сигнала (где k - число тактов АЦП). В результате на выходе умножителя УМ 8 формируется произведение y_i=s_2is_2(i-k), которое записывается в третий регистр данных РД3 9.

В текущий момент t_i обрабатывается выборка из N отсчетов объемом N=2ⁿ (где n - целое число), по которой на интервале времени от t_i-Nτ до t_i вычисляется значение взаимной корреляционной функции

Среднеквадратическое отклонение оценки (1) взаимной корреляционной функции убывает пропорционально

[5, 6]. Для ее снижения необходимо использовать выборки отсчетов большого объема N»100. Однако тогда прямое вычисление суммы (1) потребует значительных временных или аппаратурных затрат времени. В этой связи актуальным является применение быстрых вычислительных алгоритмов усреднения, требующих выполнения минимального числа операций сложения, что позволит упростить аппаратную реализацию коррелятора.

В момент времени t_i величина y_i=s_2is_2(i-k) подается на вход первого сумматора 10-1. где она складывается с предшествующим значением y_i-1=s_2(i-i)s_2(i-k-i) из регистра 11-1 емкостью в одну ячейку памяти, которое было записано в него на предшествующем шаге, и на выходе сумматора 10-1 формируется сумма отсчетов y_i+y_i-1. Полученная сумма подается на вход сумматора 10-2, где она складывается с ранее записанным значением y_i-2+y_i-3 на выходе регистра сдвига 11-2 на две ячейки памяти. На выходе сумматора 10-2 получим сумму четырех величин y_i+y_i-1+y_i-2+y_i-3. Далее вычисления проводятся аналогично, и на вход последнего сумматора 10-n подается сумма

которая складывается в нем с суммой

ранее записанной в регистре сдвига 11-n на N/2 ячеек. Таким образом, на выходе сумматора 10-n формируется искомая сумма

Эта величина записывается в регистр результата 12, и на его выходе появляется оценка корреляционной функции 13. После записи суммы отсчетов в регистр результата по импульсам ГТИ 14 содержимое регистров сдвига 11-k

сдвигается и в освободившуюся от устаревшего значения ячейку записывается величина с выхода предшествующего сумматора.

Нетрудно видеть, что для вычисления полной суммы (2) требуется n=log₂ N блоков сумматоров и столько же регистров сдвига. Например, при N=2¹⁰=1024 получим n=10, а при N=2¹⁴=16384 соответственно n=14. Общий объем ячеек памяти многоразрядных регистров сдвига равен N. Многоразрядные регистры сдвига и цифровую линию задержки целесообразно реализовать с помощью оперативного запоминающего устройства.

В предлагаемом корреляторе обеспечивается минимум арифметических операций на отсчет сигналов и, следовательно, высокая скорость обработки при минимальных аппаратных затратах. Технически устройство наиболее целесообразно реализовать на базе программируемых логических интегральных схем (ПЛИС). Современные ПЛИС позволяют реализовать предлагаемое устройство при N»1000 с рабочими частотами до 200-300 МГц.

Проведено статистическое имитационное моделирование работы коррелятора. Для этого были сформированы отсчеты x_1i и x_2i двух независимых центрированных нормальных случайных процессов x₁(t) и x₂(t) с единичными дисперсиями

и на их основе построены отсчеты x_i=ax_1i+(l-a)x_2i случайного процесса x(t), который коррелирован с процессом x₁(t). Значение взаимной корреляционной функции (1) процессов x(t) и x₁(t) при Δt=0 равно

При этом дисперсия случайного процесса x(t) определится как

На фиг. 2 показаны полученные в результате статистического имитационного моделирования зависимости отклика коррелятора Y_i/τ от номера отсчета i/N при поступлении на его входы нормальных случайных процессов x(t) и x₁(t), если а=0,1. При i<N наблюдается переходной процесс заполнения многоразрядных регистров сдвига. Фиг. 2а соответствует N=1024, что обеспечивает среднеквадратическое отклонение Y_i/τ от 0,1, равное СКО=0,026 или 26%. На фиг.2б показаны аналогичные зависимости при N=4096. При этом СКО=0,014 или 14%, то есть примерно в 2 раза меньше по сравнению со случаем N=1024. При дальнейшем увеличении объема выборки до N=16384 (n=14) получим СКО=0,0063 или 6,3%. При а=0,5 величина взаимной корреляционной функции в нуле равна 0,5. Тогда при N=1024 получим СКО=0,027 или 5,4% (фиг. 3), а при N=4096 - 2,5%.

Как видно, для достаточно точной оценки взаимной корреляционной функции необходим большой объем выборки отсчетов сигналов.

Моделирование показывает, что ограниченная разрядность АЦП m увеличивает погрешность оценки взаимной корреляционной функции Y_i при m<6÷8, то есть современные АЦП с разрядностью m=8÷12 и выше пригодны для реализации коррелятора. При этом погрешность определяется объемом выборки N и свойствами случайных процессов. Частота квантования АЦП от ГТИ выбирается исходя из граничных частот спектров входных сигналов.

Литература

1. Бритин С.Н., Платов И.П., Коломенский Ю.А., Корниевский В.И. Цифровой коррелятор // Авторское свидетельство СССР 739544, МПК G06F 15/44 от 05.06.80 (Бюл. №21).

2. Кустов В.А., Лапенко В.Н., Лящук О.А. Коррелятор. // Авторское свидетельство СССР SU 1309038 А1, МПК G06F 15/336 от 07.05.87 (Бюл. №17).

3. Елфимов В.И., Колик А.А., Лисин Ю.Ф., Рагозин В.К., Чирков Г.В., Шишов В.Ю. Цифровой коррелятор // Патент РФ RU 2067316 С1 МПК G06F 17/15 от 27.09.1996.

4. Долгов А.И. Джус B.C. Цифровой коррелятор // Авторское свидетельство СССР 842768, МПК G06F 15/336 от 15.06.81 (Бюл. №24).

5. Гмурман В.Е. Теория вероятностей и математическая статистика. М.: Высшая школа, 2003. - 479 с.

6. Гусак А.А., Гусак Г.М., Бричикова Е.А. Справочник по высшей математике. - Мн.: ТетраСистеис, 1999. - 640 с.

Claims

Цифровой коррелятор, содержащий два аналого-цифровых преобразователя и каскадно-соединенные с ними первый и второй регистры данных, отличающийся тем, что он дополнительно содержит цифровую линию задержки (ЦЛЗ), вход которой соединен с выходом второго регистра данных, умножитель, первый вход которого подключен к выходу первого регистра данных, а второй вход - к выходу цифровой линии задержки, третий регистр данных, вход которого соединен с выходом умножителя, n каскадно-соединенных двухвходовых сумматоров (СУМ) (H=log₂N, где N=2ⁿ - объем выборки, по которой вычисляется корреляционная функция), n регистров сдвига многоразрядных кодов (MP) и регистр результата (РР), первый вход k-то сумматора
и вход k-го регистра MP_k соединены параллельно и образуют общий вход СУМ_k, выход MP_k соединен с вторым входом СУМ_k, выход сумматора СУМ_k подключен к входу СУМ_k+1, вход первого сумматора соединен с выходом третьего регистра данных, а выход последнего n-го сумматора соединен с входом регистра результата, выход которого является выходом устройства, тактовые входы аналого-цифровых преобразователей, цифровой линии задержки и регистров подключены к выходам генератора тактовых импульсов.