RU2804380C1 - Конвейерный вычислитель - Google Patents

Abstract

Изобретение относится к вычислительной технике. Технический результат заключается в сокращении объема используемого оборудования. Конвейерный вычислитель содержит (n-1) блоков формирования частичных остатков, (n-1) параллельных регистров, первые и вторые информационные входы устройства, первые информационные выходы устройства, тактовый вход устройства и вторые информационные выходы устройства, причём блок формирования частичных остатков содержит (m+1)-разрядный сумматор и m-разрядный мультиплексор. 3 ил.

Description

Область техники, к которой относится изобретение

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для формирования кодовых последовательностей, а также в устройствах цифровой обработки сигналов и в криптографических приложениях.

Уровень техники

Из существующего уровня техники известно устройство для формирования остатка по произвольному модулю от числа, содержащее регистр и блок формирования частного и остатка, позволяющее выполнять вычисление остатка и неполного частного от чисел по произвольным модулям [1]. Недостатком данного технического решения является низкое быстродействие при вычислении остатков по модулю для потока чисел, так как вычисление остатка по модулю для очередного числа в потоке не может быть начато до тех пор, пока не завершено вычисление остатка по модулю для предыдущего числа.

Из существующего уровня техники известно вычислительное устройство, содержащее 2n−2 сумматоров и n−1 мультиплексоров, где n –разрядность входного числа, позволяющее выполнять вычисление остатка и неполного частного от чисел по произвольным модулям [2]. Недостатком данного технического решения является низкое быстродействие при вычислении остатков по модулю для потока чисел, так как вычисление остатка по модулю для очередного числа в потоке не может быть начато до тех пор, пока не завершено вычисление остатка по модулю для предыдущего числа.

Из существующего уровня техники известен комбинационный рекуррентный формирователь остатков, содержащий последовательно соединенные комбинационный формирователь частичных остатков, блок ключей и блок сумматоров по модулю, позволяющий выполнять приведение чисел по произвольным модулям [3]. Недостатком данного технического решения является низкое быстродействие при вычислении остатков по модулю для потока чисел, так как вычисление остатка по модулю для очередного числа в потоке не может быть начато до тех пор, пока не завершено вычисление остатка по модулю для предыдущего числа.

Из существующего уровня техники известно устройство для формирования остатка по произвольному модулю от числа, содержащее l=((k/N)−1) блоков формирования частичных остатков (где k – количество разрядов в двоичном представлении числа, от которого формируется остаток, с учетом добавленных для достижения кратности N разрядов), (l+1) блоков умножения по модулю, блока распределения коэффициентов и сумматора по модулю [4]. Недостатком данного технического решения является низкое быстродействие при вычислении остатков по модулю для потока чисел, так как формирование частичного остатка и выполнение операций умножения и сложения по модулю производится заново для каждого из чисел в потоке, кроме того, вычисление остатка по модулю для очередного числа в потоке не может быть начато до тех пор, пока не завершено вычисление остатка по модулю для предыдущего числа.

Наиболее близким к заявленному техническому решению по технической сущности и достигаемому техническому результату, выбранному в качестве прототипа, является устройство для формирования остатка по заданному модулю [5], содержащее блоки формирования частичных остатков, параллельные многоразрядные регистры, мультиплексор, компаратор, блок вычитания, в котором организована конвейеризация процесса вычисления остатков по заданному модулю для потока чисел на базе последовательного выполнения операций сложения (не по модулю) первичных остатков. Недостатками данного технического решения являются большой объем оборудования, обусловленный тем, что в каждом блоке формирования частичных остатков кроме основных параллельных регистров используются дополнительные (по количеству разрядов модуля) параллельные регистры для хранения частичных остатков, а также многовходовый комбинационный сумматор, который при разрядности более 32 фактически окажется сложно реализуемым, а также будет обладать большим временем суммирования. Кроме того, предложенная структура устройства может быть реализована для конкретных разрядностей модуля и при необходимости работы с модулями иной разрядности потребуется изменение структуры устройства, а также не позволяет в потоке формировать результат по различным модулям для различных чисел.

Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является сокращение объема используемого оборудования за счет исключения дополнительных параллельных регистров и заменой многовходовых комбинационных сумматоров на стандартный двухвходовый сумматор и как следствие уменьшение потребления энергии, а также расширение функциональных возможностей за счет дополнительного формирования неполного частного и возможности потокового формирования остатков и неполных частных по различным модулям для различных чисел.

Раскрытие сущности изобретения.

Указанный технический результат при осуществлении изобретения достигается тем, что в конвейерный вычислитель содержащий (n−1) блоков формирования частичных остатков, (n−1) параллельных регистров, где n – разрядность входных чисел, первые и вторые информационные входы устройства, первые информационные выходы устройства и тактовый вход устройства, соединенный с тактовым входом (n−1) параллельных регистров добавлены вторые информационные выходы устройства, причем вторые информационные входы устройства соединены с (1, …, m)-ми разрядами информационных входов первого параллельного регистра, где m – разрядность модуля, а (n−1) – разрядность неполного частного, первые информационные входы устройства соединены с (m+1, …, m+n)-ми разрядами информационных входов первого параллельного регистра, (m+1, m+2)-й разряды информационных выходов которого соединены с первыми информационными входами первого блока формирования частичных остатков, первые информационные выходы (n−1)-го блока формирования частичных остатков соединены с первыми информационными выходами устройства, второй информационный выход соединен с самым младшим разрядом вторых информационных выходов устройства, первые информационные выходы i-го блока формирования частичных остатков, i=(1, …, (n−2)), соединены с (m+1, …, 2m)-ми разрядами информационных входов (i+1)-го параллельного регистра, второй информационный выход соединен с (2m+i)-м разрядом информационных входов (i+1)-го параллельного регистра, ((m+1), …, 2m)-ые разрядов информационных выходов которого соединены со (2, ... , (m+1))-ми разрядами первых информационных входов (i+1)-го блока формирования частичных остатков, с первым разрядом первых информационных входов которого соединён (2m+i)-й разряд информационных выходов (i+1)-го параллельного регистра, (1, …, m)-й разряды информационных входов которого соединены с (1, …, m)-ми разрядами информационных выходов i-го параллельного регистра и со вторыми информационными входами i-го блока формирования частичных остатков, (1, …, m)-ые разряды информационных выходов (n−1)-го параллельного регистра соединены со вторыми информационными входами (n−1)-го блока формирования частичных остатков, ((m+3), …, (m+n))-ые разряды информационных выходов первого параллельного регистра соединены с ((2m+2), …, (2m+n−1))-ми разрядами информационных входов второго параллельного регистра, ((2m+i), …, (2m+n−1))-ые разряды, i=(3, …, (n−1)), информационных входов i-го параллельного регистра соединены с ((2m+i), …, (2m+n−1))-ми разрядами информационных выходов (i−1)-го параллельного регистра, ((2m+1), …, (2m+i−2))-ые разряды, информационных входов i-го параллельного регистра соединены с ((2m+1), …, (2m+i−2))-ми разрядами информационных выходов (i−1)-го параллельного регистра, ((2m+1), …, (2m+n−2))-ые разряды, информационных выходов (n−1)-го параллельного регистра соединены с ((n−1), …, 2)-ми разрядами вторых информационных выходов устройства, разрядность первого параллельного регистра равна (n+m), а (2, …,n−1)-го параллельного регистра равна (2m+n−1), причём блок формирования частичных остатков содержит (m+1)-разрядный сумматор и m-разрядный мультиплексор, первые информационные входы (m+1)-разрядного сумматора соединены с первыми информационными входами блока формирования частичных остатков, первые информационные входы мультиплексора соединены с m – младшими разрядами первых информационных входов блока формирования частичных остатков, m – младших разрядов вторых информационных входов (m+1)-разрядного сумматора соединены со вторыми информационными входами блока формирования частичных остатков, на (m+1)-й разряд вторых информационных входов (m+1)-разрядного сумматора и на вход его переноса подается сигнал логической единицы, m – младших разрядов информационных выходов (m+1)-разрядного сумматора соединены со вторыми информационными входами m-разрядного мультиплексора, а выход переноса соединён со вторым информационным выходом блока формирования частичных остатков и с управляющим входом m-разрядного мультиплексора, выходы которого соединены с первыми информационными выходами блока формирования частичных остатков.

Сущность изобретения заключается в реализации следующего способа конвейерного вычисления остатка R от числа A по модулю P. Пусть

A = Q·P +R, (1)

где A – целое положительное число, от которого необходимо вычислить остаток;

P – целое положительное число, называемое модулем;

Q – целое положительное число, являющееся неполным частным от деления A на P;

R — целое положительное число, являющееся остатком от деления A на P.

Причем

A = a _{n −1} ·2 ^{n −1}+a _{n −2} ·2 ^{n −2}+ . . . +a ₁ ·2¹+a ₀, (2)

P = p _{m −1} ·2 ^{m −1}+p _{m −2} ·2 ^{m −2}+ . . . +p ₁ ·2¹+p ₀, (3)

Q = q _{n −2} ·2 ^{n −2}+ q _{n −3} ·2 ^{n −3}+ . . . +q ₁ ·2¹+q ₀, (4)

R = r _{m −1} ·2 ^{m −1}+ r _{m −2} ·2 ^{m −2}+ . . . +r ₁ ·2¹+r ₀, (5)

где a _i , – коэффициенты, принимающие значение 0 или 1 в зависимости от значения числа A;

p _i , – коэффициенты, принимающие значение 0 или 1 в зависимости от значения модуля P;

q _i , – коэффициенты, принимающие значение 0 или 1 в зависимости от значения неполного частного Q;

r _i , – коэффициенты, принимающие значение 0 или 1 в зависимости от значения остатка R;

n – количество разрядов в представлении числа A, m – количество разрядов в представлении модуля P, .

Задача состоит в том, чтобы по известным A и P отыскать остаток R. Остаток R является в терминах теории чисел вычетом числа A по модулю P, поэтому говорят, что A сравнимо с R:

A R (mod P). (6)

Значение остатка R может быть вычислено следующим образом:

R = A (mod P)=(a _{n −1} ·2 ^{n −1}+a _{n −2} ·2 ^{n −2}+ . . . +a ₁ ·2¹+a ₀)mod P. (7)

Перепишем выражение (7) в следующем виде:

R = (2(2(…(2(a _{n −1} ·2+a _{n −2})+ a _{n −3}) …) +a ₁)+a ₀)mod P. (8)

Из теории чисел известно, что операция приведения по модулю инвариантна к сложению и умножению, т. е. величина остатка не зависит от того, вычислен он от суммы (произведения) или от каждого слагаемого (сомножителя), а затем соответствующие частичные остатки просуммированы (перемножены) и от результата вычислен остаток по модулю.

Поэтому выражение (8) может быть представлено в следующем виде

R = (2(2(…(2(a _{n −1} ·2+a _{n −2}) mod P + a _{n −3}) mod P +…)mod P +a ₁) mod P +a ₀)mod P. (9)

В таком виде значительно облегчается задача нахождения остатков R _i и неполных частных Q _j от чисел А _j по модулю P _j с использованием конвейерного режима, j=1, 2, 3, … .

Вначале на первом такте в первом слое конвейера от первого числа A ₁ вычисляют первый частичный остаток t _1,1 по модулю P ₁:

t _1,1=(2·t _1,0+a _{1, n −2}) mod P ₁, при этом t _1,0=a _{1, n −1}, (10)

а также старший разряд неполного частного q _{1, n −2}:

(11)

где a _{1, n −1}, a _{1, n −2} – старшие коэффициенты числа A ₁ при представлении его в виде (2); q _{1, n −2} – старший разряд неполного частного (4), образующийся от деления числа A ₁ на модуль P ₁; – целая часть числа x.

На втором такте во втором слое конвейера от первого числа A ₁ вычисляют второй частичный остаток t _1,2 по модулю P ₁:

t _1,2=(2·t _1,1+a _{1, n −3}) mod P ₁, (12)

а также (q _{1, n −3})-й разряд неполного частного:

(13)

При этом одновременно в первом слое конвейера от второго числа A ₂ вычисляют первый частичный остаток t _2,1 по модулю P ₂ (в общем случае P ₂ ≠P ₁):

t _2,1=(2·t _2,0+a _{2, n −2}) mod P ₂, при этом t _2,0=a _{2, n −1}, (14)

а также старший разряд неполного частного q _{2, n −2}:

(15)

где a _{2, n −1}, a _{2, n −2} – старшие коэффициенты числа A ₂ при представлении его в виде (2); q _{2, n −2} – старший разряд неполного частного (4), образующийся от деления числа A ₂ на модуль P ₂.

На третьем такте в третьем слое конвейера от первого числа A ₁ вычисляют третий частичный остаток t _1,3 по модулю P ₁:

t _1,3=(2·t _1,2+a _{1, n −4}) mod P ₁, (16)

а также (q _{1, n −4})-й разряд неполного частного:

(17)

При этом одновременно во втором слое конвейера от второго числа A ₂ вычисляют второй частичный остаток t _2,2 по модулю P ₂:

t _2,2=(2·t _2,1+a _{2, n −3}) mod P ₂, (18)

а также (q _{2, n −3})-й разряд неполного частного:

(19)

При этом также в первом слое конвейера от третьего числа A ₃ вычисляют первый частичный остаток t _3,1 по модулю P ₃:

t _3,1=(2·t _3,0+a _{3, n −2}) mod P ₃, при этом t _3,0=a _{3, n −1}, (20)

а также старший разряд неполного частного q _{3, n −2}:

(21)

где a _{3, n −1}, a _{3, n −2} – старшие коэффициенты числа A ₃ при представлении его в виде (2); q _{3, n −2} – старший разряд неполного частного (4), образующийся от деления числа A ₃ на модуль P ₃.

На (n−1)-м такте в (n−1)-м слое конвейера от первого числа A ₁ вычисляют (n−1)-й частичный остаток t _{1, n −1} по модулю P ₁:

t _{1, n −1}=(2·t _{1, n −2}+a _1,0) mod P ₁, (22)

который и является искомым остатком R ₁ от первого числа A ₁ по модулю P ₁, поступившего на вход конвейера, а также q _1,0-й разряд неполного частного:

(23)

При этом в (1…(n−2))-м слоях конвейера будут находиться соответствующий частичный остаток, согласно вышеприведенным выражениям, от поступивших на его вход чисел, а также соответствующие разряды неполного частного. Соответственно на каждом следующем такте будем в (n−1)-м слое конвейера получать остатки R _j и неполные частные Q _j от чисел A _j , поступающих на вход по модулям P _j , j=1, 2, 3, ….. .

Операция приведения по модулям P _j в каждом слое конвейеризации выполняется исходя из следующих соображений.

По определению величина t _{j , i −1} лежит в диапазоне 0≤t _{j , i −1}≤P _j −1, поэтому величина

t _j,i =2 t _{j,i −1} +a _{j,n − i −1}, , j=1, 2, 3, ….. (24)

до приведения ее по модулю может принимать значения в диапазоне от 0 до 2P _j −1, так как a _{j , n − i −1} может принимать значение 0 или 1. Приведение по модулю величины t _{j , i} осуществляется по следующим правилам:

t _j,i (mod P _j )= t _j,i , если 0≤ t _j,i <P _j , (25)

t _j,i (mod P _j )= t _j,i −P _j , если P _j ≤t _i <2P _j . (26)

Причем, если справедливо выражение (25), то (q _{j , n − i −1})-й разряд неполного частного принимает значение равное 0, если же справедливо выражение (26), то (q _{j , n − i −1})-й разряд неполного частного принимает значение равное 1.

Краткое описание чертежей.

Сущность изобретения поясняется чертежами.

На фиг. 1 представлена схема конвейерного вычислителя. Конвейерный вычислитель содержит (n−1) параллельных регистров 1.1 ÷ 1.n−1, (n−1) блоков формирования частичных остатков 2.1 ÷ 2.n−1, где n – разрядность входных чисел, а (n−1) – разрядность неполного частного, первые информационные входы 3 устройства, вторые информационные входы 4 устройства, первые информационные выходы 5 устройства, вторые информационные выходы 6 устройства, тактовый вход 7 устройства. Тактовый вход 7 устройства, соединен с тактовыми входами (n−1) параллельных регистров 1.1 ÷ 1.n−1. Первые информационные входы 3 устройства соединены с (m+1, …, m+n)-ми разрядами информационных входов первого параллельного регистра 1.1, (m+1, m+2)-й разряды информационных выходов которого соединены с первыми информационными входами первого блока формирования частичных остатков 2.1, где m – разрядность модуля. Вторые информационные входы устройства соединены с (1, …, m)-ми разрядами информационных входов первого параллельного регистра. Первые информационные выходы (n−1)-го блока формирования частичных остатков 2.n−1 соединены с первыми информационными выходами 5 устройства, второй информационный выход соединен с самым младшим разрядом вторых информационных выходов 5 устройства. Первые информационные выходы i-го блока формирования частичных остатков 2.i, i=(1, …, (n−2)), соединены с (m+1, …, 2m)-ми разрядами информационных входов (i+1)-го параллельного регистра 1.i+1, второй информационный выход соединен с (2m+i)-м разрядом информационных входов (i+1)-го параллельного регистра 1.i+1, ((m+1), …, 2m)-ые разрядов информационных выходов которого соединены со (2, ... , (m+1))-ми разрядами первых информационных входов (i+1)-го блока формирования частичных остатков 2.i+1, с первым разрядом первых информационных входов которого соединён (2m+i)-й разряд информационных выходов (i+1)-го параллельного регистра 1.i+1, (1, …, m)-й разряды информационных входов которого соединены с (1, …, m)-ми разрядами информационных выходов i-го параллельного регистра 1.i и со вторыми информационными входами i-го блока формирования частичных остатков 2.i, (1, …, m)-ые разряды информационных выходов (n−1)-го параллельного регистра 1.n−1 соединены со вторыми информационными входами (n−1)-го блока формирования частичных остатков 2.n−1, ((m+3), …, (m+n))-ые разряды информационных выходов первого параллельного регистра 1.1 соединены с ((2m+2), …, (2m+n−1))-ми разрядами информационных входов второго параллельного регистра 1.2, ((2m+i), …, (2m+n−1))-ые разряды, i=(3, …, (n−1)), информационных входов i-го параллельного регистра 1.i соединены с ((2m+i), …, (2m+n−1))-ми разрядами информационных выходов (i−1)-го параллельного регистра 1.i−1, ((2m+1), …, (2m+i−2))-ые разряды, информационных входов i-го параллельного регистра 1.i соединены с ((2m+1), …, (2m+i−2))-ми разрядами информационных выходов (i−1)-го параллельного регистра 1.i−1, ((2m+1), …, (2m+n−2))-ые разряды, информационных выходов (n−1)-го параллельного регистра 1.n−1 соединены с ((n−1), …, 2)-ми разрядами вторых информационных выходов устройства, разрядность первого параллельного регистра 1.1 равна (n+m), а (1.2, …,1.n−1)-го параллельного регистра равна (2m+n−1).

На фиг. 2 представлена схема блока формирования частичных остатков 2.i, i=1, …, (n−1). Блок формирования частичных остатков 2.i содержит (m+1)-разрядный сумматор 8 и m-разрядный мультиплексор 9. Первые информационные входы (m+1)-разрядного сумматора 8 соединены с первыми информационными входами блока формирования частичных остатков. Первые информационные входы мультиплексора 9 соединены с m младшими разрядами первых информационных входов блока формирования частичных остатков 2.i, m младших разрядов вторых информационных входов (m+1)-разрядного сумматора 8 соединены со вторыми информационными входами блока формирования частичных остатков 2.i, на (m+1)-й разряд вторых информационных входов (m+1)-разрядного сумматора 8 и на вход его переноса подается сигнал логической единицы, m младших разрядов информационных выходов (m+1)-разрядного сумматора 8 соединены со вторыми информационными входами m-разрядного мультиплексора 9, а выход переноса соединён со вторым информационным выходом блока формирования частичных остатков 2.i и с управляющим входом m-разрядного мультиплексора 9, выходы которого соединены с первыми информационными выходами блока формирования частичных остатков 2.i.

На фиг. 3 представлено распределение разрядности параллельных регистров 1.1 ÷ 1.n−1. Первый параллельный регистр 1.1 имеет разрядность (n+m), где n – разрядность входных чисел, а m – разрядность модуля, а параллельные регистры 1.2, …, 1.n−1 имеют разрядность равную (2m+n−1).

Осуществление изобретения.

Конвейерный вычислитель работает следующим образом (см. Фиг. 1).

В исходном состоянии параллельные регистры 1.1÷1.n−1 обнулены. На тактовый вход 7 устройства поступают тактовые импульсы. На первые информационные входы 3 устройства с каждым тактовым импульсом подаются числа А _j , от которых необходимо вычислить остаток R _j и неполное частное Q _j по модулю P _j , j=1, 2, 3, …, . На вторые информационные входы 4 устройства с каждым тактовым импульсом подаются инверсные коды модулей P _j .

На первом такте первое число A ₁ и инверсный код модуля P ₁ записываются в параллельный регистр 1.1. Инверсный код модуля P ₁ записывается в (1, …, m)-ые разряды, а число A ₁ записывается в (m+1, …, m+n)-ые разряды параллельного регистра 1.1. При этом значения двух старших разряда a _{1, n −1} и a _{1, n −2} первого числа A ₁ с выходов (m+1, m+2)-го разрядов параллельного регистра 1.1 поступают на первые информационные входы блока формирования частичных остатков 2.1, на вторые информационные входы которого с (1, …, m)-го разрядов информационных выходов первого параллельного регистра 1.1 поступают значения инверсного кода модуля P ₁. Блок формирования частичных остатков 2.1 вычисляет значение первого частичного остатка t _1,1 от первого числа A ₁ по модулю P ₁ в соответствии с выражением (10), а также значение старшего разряда q _{1, n −2} неполного частного в соответствии с (11). С первых информационных выходов блока формирования частичных остатков 2.1 m-разрядное значение первого частичного остатка t _1,1 первого числа A ₁ по модулю P ₁ поступает на ((m+1), ..., 2m)-ые разряды информационных входов второго параллельного регистра 1.2. Значение старшего разряда q _{1, n −2} неполного частного первого числа A ₁ по модулю P ₁ со второго информационного выхода блока формирования частичных остатков 2.1 поступает на (2m+1)-й разряд информационных входов параллельного регистра 1.2. На (1, …, m)-ые разряды информационных входов параллельного регистра 1.2 поступают значения инверсного кода модуля P ₁ с (1, …, m)-го разрядов информационных выходов первого параллельного регистра 1.1 На ((2m+2), …, (2m+n−1))-ые разряды информационных входов этого же параллельного регистра 1.2 поступают значения (1…n−2)-ых разрядов первого входного числа A ₁ с ((m+3), …, (m+n))-го разрядов информационных выходов параллельного регистра 1.1.

На втором такте во второй параллельный регистр 1.2 записывается первый частичный остаток t _1,1 от первого числа A ₁ по модулю P ₁ с первых информационных выходов блока формирования частичных остатков 2.1, значение старшего разряда неполного частного q _{1, n −2} неполного частного первого числа по модулю P ₁ с его второго информационного выхода, значения (1…(n−2)) разрядов первого числа A ₁ и значение инверсного кода модуля P ₁ с информационных выходов параллельного регистра 1.1. В первый параллельный регистр 1.1 с первых информационных входов 3 устройства записывается второе число A ₂, а со вторых информационных входов 4 устройства записывается инверсный код модуля P ₂. В результате на первый разряд первых информационных входов блока формирования частичных остатков 2.2 с информационных выходов второго параллельного регистра 1.2 поступит значение (n−2)-го разряда первого числа, а на остальные разряды поступит значение первого частичного остатка t _1,1 от первого числа A ₁ по модулю P ₁ с информационных выходов первого блока формирования частичных остатков 2.1. В результате на первых информационных выходах блока формирования частичных остатков 2.1 будет сформирован первый частичной остаток t _2,1 от второго числа A ₂ по модулю P ₂ в соответствии с (14), на втором информационном выходе блока формирования частичных остатков 2.1 будет сформировано значение старшего разряда q _{2, n −2} неполного частного второго числа A ₂ по модулю P ₂. На первых информационных выходах блока формирования частичных остатков 2.2 будет сформирован второй частичный остаток t _1,2 от первого числа A ₁ по модулю P ₁ в соответствии с (12), а на втором информационном выходе блока формирования частичных остатков 2.2 будет сформировано значение q _{1, n −3} разряда неполного частного первого числа A ₁ по модулю P ₁ в соответствии с (13).

На (n−1)-ом такте на первых информационных выходах (n−1)-го блока формирования частичных остатков 2.(n−1) будет сформирован (n−1)-й частичный остаток t _{1, n −1} от первого числа A ₁ по модулю P ₁, в соответствии с (22), являющийся остатком R ₁ от числа A ₁ по модулю P ₁, который и поступит на информационные выходы 5 устройства. На втором информационном выходе (n−1)-го блока формирования частичных остатков 2.(n−1) будет сформирован q _1,0 разряд неполного частного первого числа A ₁ по модулю P ₁, который вместе с (q _{1, n −2}, …, q _1,1) разрядами неполного частного первого числа A ₁ по модулю P ₁ с ((2m+1), …, (2m+n−2))-ых разрядов информационных выходов 1.n-1 параллельного регистра поступят на вторые информационные выходы 6 устройства, образуя неполное частное Q ₁ первого числа A ₁ по модулю P ₁, поступившего на первые информационные входы 3 устройства на первом такте.

На последующих тактах на первых информационных выходах 5 устройства будут последовательно сформированы остатки от второго, третьего и последующих чисел, поступивших на первые информационные входы 3 устройства, а на вторых информационных выходах 6 устройства будут последовательно сформированы неполные частные от второго, третьего и последующих чисел, поступивших на первые информационные входы 3 устройства по соответствующим модулям.

Блок формирования частичных остатков 2.i, i=(1, …, (n−1)) реализует выражения (25) и (26) следующим образом (см. Фиг. 2). Так как на вторые информационные входы (m+1)-разрядного сумматора 8 поступает инверсный код модуля P _j , а на вход переноса сигнал логической единицы, то (m+1)-разрядный сумматор 8 реализует операцию вычитания t _{j , i} −P _j . В случае, если t _{j , i} ≥P _j , на выходе переноса (m+1)-разрядного сумматора 8 появляется сигнал логической единицы, который, поступая на управляющий вход m-разрядного мультиплексора 9, скоммутирует с его выходами вторые информационные входы, если же t _{j , i} <P _j , то на выходе переноса (m+1)-разрядного сумматора 8 будет сигнал логического нуля и на выходы m-разрядного мультиплексора 9 будут скоммутированы его первые информационные входы. В результате на выходах m-разрядного мультиплексора 9 всегда будет значение t _{j , i} mod P, которое поступает на первые информационные выходы блока формирования частичных остатков 2.i. Сигнал с выхода переноса (m+1)-разрядного сумматора 8 также поступает на второй информационный выход блока формирования частичных остатков 2.i и является соответствующим разрядом неполного частного.

Техническим результатом изобретения является сокращение объема используемого оборудования за счет исключения дополнительных параллельных регистров и заменой многовходовых комбинационных сумматоров на стандартный двухвходовый сумматор и как следствие уменьшение потребления энергии, а также расширение функциональных возможностей за счет дополнительного формирования неполного частного и возможности потокового формирования остатков и неполных частных по различным модулям для различных чисел.

Изобретение позволяет в конвейерном режиме осуществлять формирование неполных частных и остатков по модулям от чисел, поступающих на его вход.

Источники информации.

1. Патент на изобретение RU 2012137 C1. Устройство для формирования остатка по произвольному модулю от числа. Опубликован 30.04.1994.

2. Патент на изобретение RU 2348965 C1. Вычислительное устройство. Опубликован 10.03.2009, Бюл. №7.

3. Патент на изобретение RU 2029435 C1. Комбинационный рекуррентный формирователь остатков. Опубликован 20.02.1995.

4. Патент на изобретение RU 2324972 C2. Устройство для формирования остатка по произвольному модулю от числа. Опубликован 20.05.2008. Бюл. №14.

5. Патент на изобретение RU 2421781 C1. Устройство для формирования остатка по заданному модулю. Опубликован 20.06.2011. Бюл. №17.

Claims (1)

1. Конвейерный вычислитель, содержащий (n−1) блоков формирования частичных остатков, (n−1) параллельных регистров, где n – разрядность входных чисел, первые и вторые информационные входы устройства, первые информационные выходы устройства и тактовый вход устройства, соединенный с тактовыми входами (n−1) параллельных регистров, отличающийся тем, что в него добавлены вторые информационные выходы устройства, причем вторые информационные входы устройства соединены с (1, …, m)-ми разрядами информационных входов первого параллельного регистра, где m – разрядность модуля, а (n−1) – разрядность неполного частного, первые информационные входы устройства соединены с (m+1, …, m+n)-ми разрядами информационных входов первого параллельного регистра, (m+1, m+2)-й разряды информационных выходов которого соединены с первыми информационными входами первого блока формирования частичных остатков, первые информационные выходы (n−1)-го блока формирования частичных остатков соединены с первыми информационными выходами устройства, второй информационный выход соединен с самым младшим разрядом вторых информационных выходов устройства, первые информационные выходы i-го блока формирования частичных остатков, i=(1, …, (n−2)), соединены с (m+1, …, 2m)-ми разрядами информационных входов (i+1)-го параллельного регистра, второй информационный выход соединен с (2m+i)-м разрядом информационных входов (i+1)-го параллельного регистра, ((m+1), …, 2m)-е разряды информационных выходов которого соединены со (2, ... , (m+1))-ми разрядами первых информационных входов (i+1)-го блока формирования частичных остатков, с первым разрядом первых информационных входов которого соединён (2m+i)-й разряд информационных выходов (i+1)-го параллельного регистра, (1, …, m)-й разряды информационных входов которого соединены с (1, …, m)-ми разрядами информационных выходов i-го параллельного регистра и со вторыми информационными входами i-го блока формирования частичных остатков, (1, …, m)-е разряды информационных выходов (n−1)-го параллельного регистра соединены со вторыми информационными входами (n−1)-го блока формирования частичных остатков, ((m+3), …, (m+n))-е разряды информационных выходов первого параллельного регистра соединены с ((2m+2), …, (2m+n−1))-ми разрядами информационных входов второго параллельного регистра, ((2m+i), …, (2m+n−1))-е разряды, i=(3, …, (n−1)), информационных входов i-го параллельного регистра соединены с ((2m+i), …, (2m+n−1))-ми разрядами информационных выходов (i−1)-го параллельного регистра, ((2m+1), …, (2m+i−2))-е разряды информационных входов i-го параллельного регистра соединены с ((2m+1), …, (2m+i−2))-ми разрядами информационных выходов (i−1)-го параллельного регистра, ((2m+1), …, (2m+n−2))-е разряды информационных выходов (n−1)-го параллельного регистра соединены с ((n−1), …, 2)-ми разрядами вторых информационных выходов устройства, разрядность первого параллельного регистра равна (n+m), а (2, …,n−1)-го параллельного регистра равна (2m+n−1), причём блок формирования частичных остатков содержит (m+1)-разрядный сумматор и m-разрядный мультиплексор, первые информационные входы (m+1)-разрядного сумматора соединены с первыми информационными входами блока формирования частичных остатков, первые информационные входы мультиплексора соединены с m младшими разрядами первых информационных входов блока формирования частичных остатков, m младших разрядов вторых информационных входов (m+1)-разрядного сумматора соединены со вторыми информационными входами блока формирования частичных остатков, на (m+1)-й разряд вторых информационных входов (m+1)-разрядного сумматора и на вход его переноса подается сигнал логической единицы, m младших разрядов информационных выходов (m+1)-разрядного сумматора соединены со вторыми информационными входами m-разрядного мультиплексора, а выход переноса соединён со вторым информационным выходом блока формирования частичных остатков и с управляющим входом m-разрядного мультиплексора, выходы которого соединены с первыми информационными выходами блока формирования частичных остатков.