SU662934A1 - Устройство дл сравнени р-кодов фибоначчи - Google Patents
Устройство дл сравнени р-кодов фибоначчиInfo
- Publication number
- SU662934A1 SU662934A1 SU762386002N SU2386002N SU662934A1 SU 662934 A1 SU662934 A1 SU 662934A1 SU 762386002 N SU762386002 N SU 762386002N SU 2386002 N SU2386002 N SU 2386002N SU 662934 A1 SU662934 A1 SU 662934A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- fibonacci
- output
- bit
- codes
- code
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Logic Circuits (AREA)
- Detection And Correction Of Errors (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано дл сравнени р-кодов Фибоначчи.
Известны устройства дл сравнени кодов , содержащие одноразр дные чейки сравнени , производ щие поразр дное, начина со старщих, сравнение двух кодов с целью вы влени больщего кода, меньщего кода или их равенства 1.
Наиболее близким техническим решением к данному изобретению вл етс устройство дл сравнени кодов, содержащее первый и второй «-разр дные регистры хранени р-кодов Фибоначчи, первый и второй элементы ИЛИ-НЕ, и п-од.поразр дных блоков сравнени , причем первый выход каждого одноразр дного блока сравнени соединен с соответствующим входом первого элемента ИЛИ-НЕ, второй выход каждого одноразр дного блока сравнени соединен с соответствующим входом второго элемента ИЛИ;-НЕ, третий выход каждого из р старших одноразр дных блоков сравнени соединен с управл ющим входом последующего одноразр дкого блока сравнени , информационные входы каждого одноразр дного блока сравнени соединены с единичными и нулевыми выходами одноименных разр дов первого и второго п-разр дных регистров хранени
р-кодов Фибоначчи, управл ющий вход одноразр дного блока сравнени старших разр дов вл етс управл ющим входом устройства, выход первого элемента ИЛИ- НЕ вл етс первым выходом устройства, выход второго элемента ИЛИ-НЕ вл етс вторым выходом устройства, третий выход одноразр дного блока сравнени младщих разр дов вл етс третьим выходом устройства 2.
Недостатком известного устройства вл ютс значительные потери времени при сравнении равных р-кодов Фибоначчи, или которые отличаютс младщими.разр дами.
Целью изобретени вл етс ускорение операции сравнени р-кодов Фибоначчи.
Поставленна цель достигаетс тем, что устройство дополнительно содержит (п-р) элементов И, по одному в каждом разр де начина со старщих, (п-р) элементов ИЛИ, по одному в каждом разр де, начина с младщих, причем выход каждого элемента И соединен с первым входом элемента ИЛИ, наход щегос в разр де, отсто щем от данного на (р-1) разр дов, второй вход которого соединен с третьим выходом соответствующего одноразр дного блока сравнени ; первые и вторые входы каждого элемента И соединены с единичными выходами соответствующих разр дов
первого и второго регистров хранени р-кодов Фибоначчи, третьи входы элемента И соединены с выходом элемента ИЛИ предыдущего разр да.
На фиг. 1 показана функциональна схема устройства дл сравнени р-кодов Фибоначчи; на фиг. 2 - функциональна схема одноразр дного блока сравнени .
Устройство содержит первый /г-разр дный регистр р-кодов Фибоначчи 1, второй /2-разр дный регистр р-кодов Фибоначчи 2, первый элемент ИЛИ-НЕ 3, второй элемент ИЛИ-НЕ 4, одноразр дный блок сравнени 5, элемент И 6, элемент ИЛИ 7.
На фиг. 2 изображен одноразр дный блок сравнени , состо щий из первого элемента И -НЕ 8, второго элемента И-НЕ 9, элемента И 10.
Устройство работает следующим образом .
Числа, подлежащие сравнению, занос тс в соответствующие «-разр дные регистры хранени р-кода Фибоначчи 1 и 2. Единичные нулевые выходы каждого из регистров 1 и 2 соединены со входами соответствующих одноразр дных блоков сравнени , которые производ т сравнени одноименных разр дов -разр дных регистров хранени р-кодов Фибоначчи и выдают сигнал о равенстве или неравенстве одноименных разр дов. При поступлении по щине управлени разрешающего единичного сигпала происходит сравнение одноименных старших разр дов. ЕсЛи значени не совпадают и первый код больше второго, то на выходе элемента И-НЕ 8 (см. фиг. 2) исчезнет единичный сигнал, что, в свою очередь , приведет к по влению единичного сигнала на выходе первого элемента И-НЕ 9, что свидетельствует, что первый код больше второго. При этом на выходе элемента И-НЕ 7 единичный сигнал будет отсутствовать и опрос следующей чейки производитьс не будет.
Если значени одноименных разр дов не равны и первый код меньше второго, то единичный сигнал по вл етс на выходе второго элемента И-НЕ 8.
Если значени одноименных старших разр дов совпадают и равны «О, то единичный сигнал по вл етс на выходе элемента И-НЕ 7, что приводит к опросу следующей одноразр дной чейки сравнени .
Если значени одноименных старщих разр дов совпадают и равны «1, то единичный сигнал по витс на выходе шестого элемента И-НЕ и седьмого элемента И- НЕ. При этом будет произведен опрос чейки , отсто щей от данной, в сторону младших разр дов, на р-1 разр д, так как внормальном р-коде Фибоначчи, за каждой «1 в кодовом слове следует не менее р нулей, т. е., если одноименные разр ды равны и равны «1, то следующие за ними р разр дов об зательно будут равны и равны «О.
Аналогичным образом функционируют остальные одноразр дные чейки сравнени .
Максимальное врем получени конечного результата равно Г тср-- ,
где п - разр дность сравниваемых кодов.
врем срабатывани одной чейки.
Н;р
Claims (1)
1.Е. Ковальска . «Ядерна электроника. Л., «Энерги , 1974.2 .В. С. Гутников. «Интегральна электроника в измерительных приборах, Атомиздат , М., 1972, с. 34-39.
ff
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU662934A1 true SU662934A1 (ru) | 1979-05-15 |
Family
ID=20670506
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU762386002K SU662931A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь пр мого кода в обратный |
| SU762386002L SU662932A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь р-кода фибоначчи в двоичный код |
| SU762386002D SU662930A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
| SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
| SU762386002O SU662941A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл умножени целых чисел |
| SU762386002N SU662934A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл сравнени р-кодов фибоначчи |
| SU762386002M SU662933A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь кодов |
Family Applications Before (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU762386002K SU662931A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь пр мого кода в обратный |
| SU762386002L SU662932A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь р-кода фибоначчи в двоичный код |
| SU762386002D SU662930A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
| SU762386002A SU662926A1 (ru) | 1976-07-19 | 1976-07-19 | Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми |
| SU762386002O SU662941A1 (ru) | 1976-07-19 | 1976-07-19 | Устройство дл умножени целых чисел |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU762386002M SU662933A1 (ru) | 1976-07-19 | 1976-07-19 | Преобразователь кодов |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4187500A (ru) |
| JP (1) | JPS5333549A (ru) |
| CA (1) | CA1134510A (ru) |
| DD (1) | DD150514A1 (ru) |
| DE (1) | DE2732008C3 (ru) |
| FR (1) | FR2359460A1 (ru) |
| GB (1) | GB1543302A (ru) |
| PL (1) | PL108086B1 (ru) |
| SU (7) | SU662931A1 (ru) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2842672C2 (de) * | 1978-09-29 | 1984-12-13 | Vinnickij politechničeskij institut, Vinnica | Digital-Analog-Umsetzer |
| DE2848911A1 (de) * | 1978-11-10 | 1980-05-14 | Vinnizkij Politekhn I | Digital-analog-wandler |
| DE2921053C2 (de) * | 1979-05-23 | 1985-10-17 | Vinnickij politechničeskij institut, Vinnica | Einrichtung zur Reduktion von n-stelligen Codes mit Irrationsbasis auf die Minimalform |
| GB2050011B (en) * | 1979-05-25 | 1984-02-08 | Vinnitsky Politekhn Inst | Devices for reducing irrational base codes to minimal form |
| US4290051A (en) * | 1979-07-30 | 1981-09-15 | Stakhov Alexei P | Device for reducing irrational-base codes to minimal form |
| WO1981003590A1 (fr) * | 1980-05-30 | 1981-12-10 | Vinnitsky Politekhn Inst | Convertisseur de code p en valeurs analogiques |
| JPS6352806B2 (ru) * | 1980-06-26 | 1988-10-20 | Binnitsusukii Horichefunichesukii Inst | |
| US4818969A (en) * | 1984-08-09 | 1989-04-04 | Kronos, Inc. | Method of fixed-length binary encoding and decoding and apparatus for same |
| ATE201943T1 (de) * | 1995-02-03 | 2001-06-15 | Koninkl Philips Electronics Nv | Anordnung zum kodieren einer sequenz von (n-1)- bit informationswörtern in eine sequenz von n-bit kanalwörtern sowie dekodieranordnung zum dekodieren einer sequenz von n-bit kanalwörtern in eine sequenz von (n-1)-bit informationswörtern |
| ITRM20000347A1 (it) * | 2000-06-26 | 2001-12-26 | Salpiani Giampietro | Metodo di rappresentazione numerica. |
| US6788224B2 (en) * | 2000-06-26 | 2004-09-07 | Atop Innovations S.P.A. | Method for numeric compression and decompression of binary data |
| US6691283B1 (en) * | 2001-12-12 | 2004-02-10 | Lsi Logic Corporation | Optimization of comparator architecture |
| CN101499001B (zh) * | 2009-03-13 | 2010-09-29 | 天津工程师范学院 | 一种除数是127×2n的快速除法器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032979A (en) * | 1972-12-26 | 1977-06-28 | Digital Development Corporation | Method and system for encoding and decoding digital data |
-
1976
- 1976-07-19 SU SU762386002K patent/SU662931A1/ru active
- 1976-07-19 SU SU762386002L patent/SU662932A1/ru active
- 1976-07-19 SU SU762386002D patent/SU662930A1/ru active
- 1976-07-19 SU SU762386002A patent/SU662926A1/ru active
- 1976-07-19 SU SU762386002O patent/SU662941A1/ru active
- 1976-07-19 SU SU762386002N patent/SU662934A1/ru active
- 1976-07-19 SU SU762386002M patent/SU662933A1/ru active
-
1977
- 1977-07-14 CA CA000282682A patent/CA1134510A/en not_active Expired
- 1977-07-15 US US05/816,510 patent/US4187500A/en not_active Expired - Lifetime
- 1977-07-15 DE DE2732008A patent/DE2732008C3/de not_active Expired
- 1977-07-18 DD DD77200131A patent/DD150514A1/de unknown
- 1977-07-19 PL PL1977199745A patent/PL108086B1/pl unknown
- 1977-07-19 JP JP8569077A patent/JPS5333549A/ja active Granted
- 1977-07-19 GB GB30294/77A patent/GB1543302A/en not_active Expired
- 1977-07-19 FR FR7722036A patent/FR2359460A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| SU662932A1 (ru) | 1979-05-15 |
| JPS5333549A (en) | 1978-03-29 |
| PL108086B1 (pl) | 1980-03-31 |
| DE2732008C3 (de) | 1982-03-04 |
| SU662930A1 (ru) | 1979-05-15 |
| GB1543302A (en) | 1979-04-04 |
| SU662931A1 (ru) | 1979-05-15 |
| SU662941A1 (ru) | 1979-05-15 |
| CA1134510A (en) | 1982-10-26 |
| PL199745A1 (pl) | 1978-04-24 |
| DD150514A1 (de) | 1981-09-02 |
| SU662926A1 (ru) | 1979-05-15 |
| DE2732008A1 (de) | 1978-02-02 |
| DE2732008B2 (de) | 1981-07-09 |
| JPS5711459B2 (ru) | 1982-03-04 |
| FR2359460A1 (fr) | 1978-02-17 |
| SU662933A1 (ru) | 1979-05-15 |
| US4187500A (en) | 1980-02-05 |
| FR2359460B1 (ru) | 1983-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU662934A1 (ru) | Устройство дл сравнени р-кодов фибоначчи | |
| US3691538A (en) | Serial read-out memory system | |
| JPS61267823A (ja) | 検出装置 | |
| GB1439915A (en) | Check digit generation verification apparatus | |
| SU463968A1 (ru) | Устройство дл сортировки информации | |
| SU1019641A1 (ru) | Реверсивный двоичный счетчик с обнаружением ошибок | |
| SU1084813A1 (ru) | Устройство дл автоматического контрол генератора случайных чисел | |
| SU928338A1 (ru) | Устройство дл дешифрации команд | |
| US3354449A (en) | Digital to analog computer converter | |
| RU1797119C (ru) | Устройство дл преобразовани чисел из кода системы остаточных классов в позиционный код с контролем ошибок | |
| SU1262473A1 (ru) | Устройство дл ввода информации | |
| SU1005189A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти | |
| SU1670684A1 (ru) | Устройство дл сравнени двух @ -разр дных чисел | |
| SU410423A1 (ru) | ||
| SU1043631A1 (ru) | Устройство дл сравнени | |
| SU390666A1 (ru) | Кольцевой дешифратор | |
| SU767766A1 (ru) | Устройство дл определени четности информации | |
| SU1305737A1 (ru) | Устройство дл счета изделий | |
| SU1062792A1 (ru) | Ассоциативное запоминающее устройство | |
| SU1305871A1 (ru) | Дешифратор | |
| SU378925A1 (ru) | Устройство для сокращения избыточности дискретных сигналов | |
| SU1383345A1 (ru) | Логарифмический преобразователь | |
| SU705360A1 (ru) | Цифровой измеритель средней частоты | |
| SU344579A1 (ru) | Сш би.влиотекд | |
| SU991409A1 (ru) | Устройство дл определени количества единиц в двоичном числе |