SU991409A1 - Устройство дл определени количества единиц в двоичном числе - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и предназначено дл  подсчета количества единиц, содержащихс  в двоичном числе.

Известно устройство дл  параллельного счета количества единиц (нулей) в двоичном числе, которое содержит последовательно соединенные группы сумматоров, число которых logon (празр дность входного кода ) и, кроме того, в каждой группе содержитс  по п (2k сумматоров с последовательным переносом (1 i k ) Cl .

Недостатком устройства  вл етс  низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  преобразовани  кодов, содержащее в каждом разр де элементы И и ИЛИ, причем входы каждого разр да подключены к пр мому и инверс ному входам данного разр да устройства соответственно, выходы i-ro разр да устройства (i 1,2,...,

и п, где п - число разр дов в кодо- v 8ОМ слове) подключены к входам (i +1)го устройства, выходы п-го разр да устройства подключены к одним из выходов устройства и к входам элементов ИЛИ, выходы которых подключены к другим выходам устройства X2 .

Недостатком известного, устройства  вл етс .невысокое быстродействие, определ емое количеством элементов, через которое входной сигнал проходит на выход ( дл  П 3 количество элементов , внос щих задержку - 5).

Целью изобретени   вл етс  повышение быстродействи .

Claims (2)

1. Поставленна  цель достигаетс  тем, что устройство дл  определени  количества единиц в двоичном числе, содержащее элементы И и ИЛИ, содержит также элемент неравнозначности и дешифратор , причем каждый разр д устройства содержит восемь элементов И, .выходы которых соответственно под:ключены к входам элемента ИЛИ данного разр да устройства, выход которого подключен к выходной шине данного раз р да устройства, первые входы элементов И каждого разр да устройства подключены к выходам дешифратора соответственно первый выход элемента неравнозначности подключен к вторым входам первого, второго, третьего и четвертого элементов И первого разр да устройства, вторые входы п того, шестого, седьмого и восьмого элементов И которого подключены к второму выходу элемента неравнозначности, входы которого подключены к входам входных элементов И, ИЛИ и к первой и второй входным информационным шинам устройства соответственно, пр мой выход входного элемента И подкл эчен к вторым входам первого элемента И второго разр да устройства и к вторым входам первого, второго и третьего элементов И третьего разр да устройства, инверсный выход входного элемента И подключен к вторым входам второго, третьего и четвертого элементов И второго разр да устройства, пр мой выход входного элемента ИШ подключен к вторым входам п того, шестого и седьмого элементов И второго разр да устройства и к второму входу четвертого элемента И третьего разр да устройства, второй инверсный выход входного элемента ИЛИ подключен к второму входу восьмого элемента И второго разр да устройства, вторые входы п того, шестого, седьмого и восьмого элементов И третьего разр да подключены к шине нулевого потенциала устройства, треть , четверта  и п та  входные шины которого подклю чены к входам дешифратора соответственно . На чертеже приведена функциональна  схема устройства дл  определени  количества единиц в двоичном числе дл  п 5. Устройство содержит входную шину устройства, элемент 2 неравнозначнос ти, входной элемент И 3i входной эле мент ИЛИ,дешифратор 5,элементы И6, элементы ИШ 7, выходную шину .8 устройства . Устройство работает следующим о(разом На дешифратор 5 поступают три мла ших разр да исходного числа. Дешифра тор преобразует двоичный код в позиционный и единичный потенциал, по в ющийс  на одном из его выходов, поступает на первые входы одноименных лементов И 6 каждого разр да. На первом выходе элемента 2 неравнозначности единичный потенциал по вл етс  при неравенстве четвертого и п того разр дов исходного кода, на втором выхо- . дё - при равенстве. Первые выходы входных элементов И и ИЛ1 соответствуют пр мому значению выполн емой элементом функции, вторые - инверсному. Допустим, на входную шину 1 устройства поступило число 11,8 двоичном коде 01011. Три младших разр да поступают на дешифратор 5, единичный потенциал формируетс  на четвертом выходе (соответствующем числу 3) и поступает на первые входы четвертых элементов И 6 каждого разр да. Так как старшие разр ды исходного числа не равны, то единичный потенциал формируетс  на первом выходе элемента 2 неравнозначности и через четвертый элемент И 6 и элемент ИЛИ 7 первого разр да проходит на выходную шину 8 первой разр дной группы. На второй вход элемента И 6 второго разр да поступает единичный потенциал с второго выхода элемента И 3 и, следовательно , на выходе элемента ИЛИ 7 второго разр да также присутствует единичный потенциал На втором входе элемента И 6 третьего разр да присутствует нулевой уровень с первого выхода элемента И 3 и, следовательно, на выходе этого разр да Также нулевой уровень. На выходной шине 3 устройства формируетс  двоичный код 011, соответствующий числу единиц в исходном коде, т.е. числу 3. Таким образом, данное устройство при определении количества единиц в двоичном числе при п 5 имеет преимущество по отношению к известному уст:ройству , поскольку при подсчете количества единиц в п тиразр дном коде информаци  в известном устройстве проходит через 9 логических элементов И, ИЛИ и составл ет T, 9t3, врем  задержки одного элемента . При использовании микросхем серии 133 Т 198 не. В данном устройстве информаци  проходит через 3 логичес-. ких элемента, следовательно Т 2 3t 66 НС Особенно большой технико-экономический эффект может &йть при использовании стандартных мультиплексоров, например 133 КП 5. В этом случае максимальное врем  определени  количества единиц в п тиразр дном двоичном числе составл ет 36 не. |1ри построении схемы дл  большего числа Г) количество выходных разр дов поданного устройства определ 1етс  по формуле т jeoqj nE , где Jet С обозначает наименьшее целое число, больш чем число элементов Н в разр де 2 Формула изобретени  Устройство дл  определени  количества единиц в двоичном числе, содержащее элементы ИиИЛИ,отличаю щ е   тем, что, с целью повышени  быстродействи , в него введены элемент неравнозначности и. дешифратор, причем каждый разр д устройства содержит восемь элементов И, выходы которых соответственно подключены к входам элемента ИЛИ дан ного разр да устройства, выход которого подключен к выходной шине данно го разр да устройства, первые входы элементов И каждого разр да устройст ва подключены к выходам дешифратора соответственно, первый выход элемента неравнозначности, подключен к .вторым входам первого, второго, третьего и четвертого элементов И первого разр да устройства, вторые входы п того , лестого, седьмогЬ и восьмого элементов И которого подключены к второму выходу элемента неравнозначности , входы которого подключены к входам входных элементов И, ЛЛИ и к первой и второй информационным входным шинам устройства соответственно, пр мой выход входного элемента И подключен к вторым входам первого элёмента И второго разр да устройства и к вторым входам первого, второго и третьего элементов И третьего разр да устройства, инверсный выход входного элемента И подключен к вторым входам второго, третьего и четвертого элементов И второго разр да устройства , пр мой выход входного элемента ИЛИ подключен к вторым входам п того, местого и седьмого элементов И второго разр да устройства и к второму входу четвертого элемента И третьего разр да устройства, второй инверсный выход входного элемента ИЛИ подключен к второму входу- восьмого элемента И второго разр да устройства, вторые входы п того, шестого, седьмого и восьмого элементов И третьего разр да подкл1)чены к шине нулевого потенциала устройства , треть , четверта  и п та  входные шины которого подключены к входам дешифратора соответственно. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР ff 781811, кл. G Об F 5/02, 1977.
2. 2.Авторское свидетельство СССР ff 739522, кл, G Об F 5/02, 1976 ( прототип).