SU928338A1 - Устройство дл дешифрации команд - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в высоконадежных системах обработки данных и специализированных ЦВМ..

Известно устройство, содержащее регистр адреса ДЗУ, дешифратор ДЗУ, накопитель ДЗУ, регистр информации, предназначенные дл  выборки микрокоманд операции 11 .

Недостатками этого устройства  вл ютс  невысока  достоверность кодов, хранимых на регистре адреса, вследствие того, что информаци  представл етс  -в двоичной классической системе счислени , котора  обладает нулевой с иибкообнаруживающей способностью, и необходимость блокировки дешифраторов дл  предотвращени  выработки ложМых микроопераций.

Наиболее близким к изобретению по технической сущности  вл етс  устройство, содержащее триггеры управлени , счетчики тактов, р д регистров , счетчик команд, дешифратор и коммутатор распаковки, предназначенные дл  выборки команд .f2 .

Недостатками такЬго устройства  вл ютс  невысока  нгадежнбсть работы, вследствие по влени  на выходе дешифратора ложных сигналов , причиной которых  вл ютс  гонки, . возникающие и счетчике команд при смене кодовых комбинаций, и низка  достоверность кодов, хранимых в счетчике, вследствие того, что информаци  представл етс  в двоичной классической системе очислени , KOjтора  обладает нулевой с иибкообнару10 живающей способностью.

Цель изобретени  - повышение надежности работы устройства и достоверности хранени  кодов.

Поставленна  цель достигаетс 

15 тем, что устройство дл  дешифрации команд, содержащее группу триггеров и дешифратор, дополнительно- содержит две группы элементов ИЛИ, элемент ИЛИ, триггер, блок нормализации

20 и блок контрол , содержащий группу элементов И и элемент ИЛИ, причем выходы элементов ИЛИ первой группы подключены к входам установки в нулевое состо ние триггеров группы

25 соответственно, входы установки в единичное состо ние которых подключены к выходс1м элементов ИЛИ второй группы соответственно, вход нормализации устройства подключен к входу

30 первого элемента ИЛИ второй.группы

и к первому входу элемента ИЛИ, второй вход которого подключен к входу анализа ошибки устройства, а выход - к счетному входу триггера, пр мой и инверсный выходы которого подключены к у;правл ю1цему входу блока нормализации и к управл ющим входам элементов И группы блока контрол  соответственно, выходы которых подключены к входам элемента ИЛИ блока контрол  соответственно, выход которого  вл етс  выходом блока контрол  и подключен к выходу сигнала ошибки устройства, первый информационный выход блока нормализации подключен к первому входу первого элемента ИЛИ первой группы и к входу второго элемента ИЛИ второй группы, второй информационный выход блока нормализации подключен к второму входу первого элемента ИЛИ первой группы, к первому входу второго элемента ИЛИ первой группы и к входу третьего элемента ИЛИ второй группы, третий.информационный выход блока нормализации подключен к второму входу второго элемента ИЛИ второй группы, к первому входу третьего элемента ИЛИ первой группы и к входу четвертого элемента ИЛИ второй группы , четвертый информационный выход блока нормализации подключен к второму входу третьего элемента ИЛИ первой группы, к первому входу четвертого элемента ИЛИ-первой группы и к входу п того элемента ИЛИ второй группы, пр мой выход первого триггера группы подключен к первому информационному входу блока нормализации ик информационному входу первого элемента И группы блока контрол , информационные входы второго , третьего и четвертого элементов И группы блока контрол  подключены к п тому, шестому и седьмому выходам блока нормализации соответственно , инверсный выход второго триггера групгш подключен к перврму входу дешифратора, пр мой выход второго триггера группы подключен к второму информационному входу блока нормализации и к второму входу дешифратора , инверсный выход третьего триггера группы подключен к третье-. му входу дешифратора, четвертый

входKQTOporo подключен к пр мому выходу третьего триггера группы и к третьему информационному входу блок нормализации, инверсный выход четвертого триггера группы подключен к п тому входу дешифратора, шестой вход которого подключен к пр мому выходу четвертого триггера группы и у четвертому информационному входу блока нормализации, инверсный выход п того триггера группы подключен к седьмоглу входу дешифратора, восьмой вход которого соединен с пр мым, выходом п того триггера группы и сп тым информационным входом блока нормализации, выход переполнени  которого подключен к выходу переполнени  устройства, выходы дешифратора

соединены с соответствующими выходами устройства.

Блок нормализации содержит элементы Н и НЕ, а также группу элементов И,причем первый информационный

0 вход блока подключен к первому входу

первого элемента И, второй вход ко . торого подключен к второму информационному ВХОДУ блока и к первому йходу второго элемента И, второй вход

5 которого подключен к третьему информационному входу блока и к первому входу третьего элемента И, второй вход которого подключен к четвертому информационному входу блока и к первому входу п того элемента И, второй .вход которого подключен к п тому информационному входу , первый информационный вход блока подключен к первому входу п того элемента И, второй вход которого подключен к выходу первого элемента НЕ, вход которого подключен к выходу первого элемента И и к первому входу шестого, элемента И, второй вход

0 которого цодключен.к выходу второго элемента НЕ, вход которого подключен к выходу второго элемента И и к первому входу седьмого элемента И, второй вход которого подключен к

- выходу третьего элемента НЕ, вход которого подключен к выходу третьего Элемента И, выходы п того, шестого, седьмого и третьего элементов И подключены к информационным входам элементов И группы соответственно,

управл ющие входы которых подключены к управл ющему входу блока, а выходы - к первому, второму, третьему и четвертому информационным выходам блока соответственно, п тый, шестой

5. и седьмой информационные выходы которого подключены к выходам второго, третьего и четвёртого элементов И соответственно, выход четвертого элемента И подключен к выходу переполнени  блока.

Дешифратор содержит элементы И, причем первые входы первого и второго элементов И подключены к первос му и второму входам дешифратора

соответственно, вторые входы первого и второго элементов И подключены к третьему входу дешифратора, первый и второй входы третьего элемента И подключены к первому и к четвертому

входам дешифратора соответственно, п тый вход которого подключен к первым входам четвертого и п того элементов И, первый вход шестого элемента И подключен к шестому входу

65 дешифратора, седьмой вход которого

подключен к вторым входам четвертог и шестого элементов И, второй вход п того элемента И подключен к восьмому входу дешифратора, а выход подключен к первым входам седьмого, восьмого и дев того элементов И, выход шестого элемента И подключен к первым входам дес того и одинкгщцатого элементов И, выход четвертого элемента И подключен к входам двенацатого , и- тринадцатого элементов И, выход третьего элемента И подключен ко вторым входам первого и двенадцатого элементов И, выход второго элемента И подключен к вторым входа восьмого, дев того и тринадцатого элементов И,выход первого элемента подключен к вторьлм входам дев того и одиннадцатого элементов И, выходы седьмого, восьмого, дев того, дес того , одиннадцатого, двенадцатого и тринадцатого элементов И подключены к выходам дешифратора соответственно .

На чертеже предетавлена схема устройства, предназначенного дл  последовательного выбора 7 микрокоманд .

Схема содержит элементы ИЛИ 1, триггер 2, блок нормализации 3,двухступенчатый дешифратор 4, блок контрол  5, элемент ИЛИ 6, триггер (нормализации ) 7. Блок нормализации 3 содержит элементы И 8-14, элементы НЕ 15-17 и группу элементов И 18. Блок контрол  5 содержит группу элементов И 19 и элемент ИЛИ 20. Дешифратор 4 содержит элементы И 21-33.

устройство .работает следующим образом.

По управл ющему сигналу цепочка триггеров 2 обнул етс . По следующему сигналу, поступающему на вход младшего разр да, триггер устанавливаетс  в единичное состо ние. Одновременно , тот же сигнал через элемент ИЛИ б поступает на счетный вхо триггера нормализации 7, наход щегос  в нулевом состо нии, и устанавливает его в единичное состо ние. Элементы И группы 18 открываютс , и устройство переводитс  .в режим нормализации , в котором осуществл етс  приведение двоичного фибоначчиевого кода к нормальной форме, при которой в двух соседних разр дах кода не может быть сразу двух единиц. Принцип работы блока нормализации 3 состоит в последовательном просмотре двоичного кода, начина  со старших разр дов. При наличии единиц в двух соседних разр дах производитс  операци  свертки, вид которой следующий

ОЮИ - ненормализованный код;

01Ш - 04-1°0 10000; 10000 - нормализованный код.

Е;сли единица находитс  в крайнем младшем разр де, то по свойству нормальных кодов эта единица заноситс  в предпоследний младший разр д, а крайний разр д обнул етс . При наличии единицы в двух старших разр дах выдаетс  сигнал переполнени  на выходе элемента И 8. После этого, как все возможные свертки осуществлены , по управл ющему сигналу устройства , поступающему на.вход элемента ИЛИ б, триггер нормализации переходит в нулевое состо ние, элементы И группы 18 закрываютс , и устройство переводитс  в режим хранени . В этом режиме осуществл етс  контрюль дво5 ичного кода, хран щегос  в цепочке триггеров. При .наличии одновременно двух единиц в соседних разр дах кода или при наличии единицы в последнем младшем разр де на выходе элемента

0 ИЛИ 20 блока контрол  5 по вл етс  сигнал ошибки /J.

Отрицательные эффекты, св занные с гонками в фибоначчиевых счетчиках, в данном устройстве пол5 ностью устран ютс , так как деишфратор команд 4,настрое только на разрешенные (нормальные) кодовые комбинации. В,отличие от классического двоичного счетчика в фц онач0 чиевом счетчике при поступлении очередного импульса переход от одного разрешенного состо ни  к соседнему осуществл етс  через запрещенные (ненормальные) кодовые комбина5 ции, на которые дешифратор кЬманд не реагирует, т.е. сигнал на выходе дешифратора по вл етс  только после окончани  всех сверток и по влени  в цепочке триггеров разрешенной

0 кодовой комбинации.

Таким образом, данное устройство позвол ет контролировать хранимую информацию и обнаруживать большую .чать ошибочных переходов из О в 1, ,

5 например дл  40-разр дного кода фибоначчи обнаруживают 99,99% переходов из разрешенной кодовой комбинации в новую возможную кодовую комбинацию . Благодар  применению фибо0 наччиевого счетчика, в данном устройстве принципиально исключаетс  возможность по влени  ложных сигналов на выходе дешифратора, что ведет к повышению надежности ЦВМ.

5

Claims (2)

1. Устройство дл  дешифрации команд , содержащее группу триггеров и дешифратор, отличающеес   тем, что, с целью повышени  надежности работы устройства, оно дополнительно содержит две группы элементов ИЛИ, элемент ИЛИ, триггер. блок нормализации и блок контрол , содержащий группу элементов И и эле мент ИЛИ, причем выходы элементов ИЛИ первой группы подключены к входам установки в нулевое состо ние триггеров группы соответственно, входы установки в единичное состо ние которых подключены к выходам элементов ИЛИ второй группы соответ ственно, вход нормалиэаци,и устройства подключен к входу первого элемента ИЛИ второй группы и к первому входу элемента ИЛИ, второй вход которого подключен к входу аналиэа ошибки устройства, а выход - к счетному входу триггера, пр мой и инверсный выходы.которого подключены к управл ющему входу блока норма лизации и к управл ющим входам элементов И группы блока контрол  соот ветственно, выходы которых подключе ны к входам элемента ИЛИ блока конт рол  соответственно, выход которого  вл етс  выходом блока контрол  и подключен к выходу сигнала сдагабки устройства, первый информационный выход блока нормализации подключен к перво.му входу первого элемента ИЛ первой группы и к входу второго элемента ИЛИ второй группы, второй информационный выход блока норлгшизации подключен к вторсэму :входу пер вого элемента ИЛИ первой группы, к первому входу второго элемента ИЛИ первой группы и к входу Третьего эл мента ИЛИ второй группы, третий информационный выход блока ноЕЯиали.зации подключен к второму входу второ го элемента ИЛИ второй группы, к пе вому, взводу, третьего элемента ИЛИ первой группы и к вход} четвертого элемента ИЛИ второй группы, четвертый информационный выход блока нормализации подключен к второму входу третьего элемента ИЛИ первой группы к nepBof-ry входу четвертого элемеита ИЛИ первой группы и к входу п то го элемента ИЛИ второй группы, пр мой выход первого группы , подключен к первому информационному входу блока нормализации и к информационному входу первого элемента И группы, блока контрол , информационные входы второго, третьего и четвертого элементов И группы блока контроле подключены к п тому, шесто му и седьмому, выходам блока нормализации соответственно, инверсный Выход второго триггер а группы подкл чен к первому входу дешифратора, пр мой выход второго триггера группы подключен к ВТорому информационному входу блока нормализации и к второму входу дешифратора, инверсный выход третьего триггера групггы подключен к третьему входу дешифратора, четвертый вход которог -. . подключен к пр мому выходу третьего триггера группы и к третьему информационному входу блока нормализации, инверсный выход четвертого т)Иггера группы подключен к п тому входу дешифратора , шестой Вход которого подключен к пр мому выходу четвертого триггера группы и к четвертому информационному входу блока нормализации , инверсный выход п того триггера группы подключен к седьмому входу дешифратора, восьмой вход которого соединен с пр мым вы содом п того триггера группы и с п тым информационным входом блока нормализации, выход переполнени  которого подключен к выходупереполнени  устройства, выходы дешифратора соединены с соответствующими выходами устройства. 2, Устройство по п. 1, о т л ич а ю щ е е с.   тем, что блок нормализации содержит элементы И и НЕ, а также группу элементов И, причем первый информационный вход блока подключен к первому входу первого элемента И, второй вход которого подключен к второму информационному входу блока и к первому входу второго элемента И, второй вход которого подключен к третьему информационному входу блока и к первому входу третьего элемента И, второй вход которого подключен к четвертому информационному ВХОДУ блока и к первому входу п того элемента И, второй вход которого подключен к п тому информационному BxoJEiy блока, первый информационный вход блока Подключен к первому входу п того элемента И, второй вход которого подключен к выходу первого элемента НЕ, вход котодрго подключен к выходу первого элемента Ник первому входу шее .того элемента И, второй вход которого подключен к выходу Bfoporo элемента НЕ, вход которого подключен к выходу второго элемента И и к первому входу седьвюго элемента И, второй вход которого подключен к выходу третьего элемента НЕ, вход которого подключей к выходу третьего элемента И, выходы п того, шестого, седьмого и третьвгчэ элементов И подключены к информгиционным входам элементов И группы соответственно, управл ющие входы которых подключены к управл ющему входу блока, а выходы - к первому/ второму, третьему и четвертому информационным выходам блока соответственно , п тый, шестой и седь{лой информационные выходы которого подключены к выходам второго, третьегю и четвертого элементов И соответственно , выход четвертого элемента И гБэдключек к выходу переполнени  блока. 3. Устройство по п. 1, о т л ич а ю щ е е-с   тем, что дешифратор содержит элементы И, причем пер вые входы первого и второго, элементов И подключены к первому и вто рому входам дешифратора соответственно , вторые входы первого и второго элементов И подключены к треть му входу дешифратора, первый и второй входы третьего элемента И подключены к nepBOMS и к четвертому входам дешифратора соответственно, п тый вход которого подключен к первым входам четвертого и п того элементов И, первый вход шестого элемента И подключен к шестому входу дешифратора, седьмой вход которого подключен к вторым входг1М четвертого и шестого элементов И, второй вход п того элемента И подключен к восьмому входу дешифратора, а выход подключен к первым входам седьмого, восьмого и дев того элементов И, выход шестого элемента И подключен к первым входам дес того и одиннадцатого элементов И, выход четвертой элемента И подключен к входам двенащцатого и тринадцатого элементов И, выход третьего элемента И подключен к вторым вводам первого и двенадцатого элементов И, выход второго элемента И подключен к вторым входам восьмого, дес того и тринадцатого элементов И, выход первого элемента И подключен к вторым входгт дев того и одиннадцатого элементов И, выходы седьмого, восьмого , дев того, одиннадцатого, двенадцатого и тринадцатого.элементов И подключены к выходгм дешифратора соответственно.; Источники информации, прин тые во внимание при экспертизе 1. Ларионов А.П. Электронна  вычислительна  машина БС-1030. М.,, Статистика , 1977, с. 59, рис..

2. Дроздов Е.А., Комарицкий В.А., П тйбратов А.П. Электронные вычислительные машины единой система. М., Машиностроение, 197б, с.212, рис. 7, 12 (прототип).