SU1418696A1 - Устройство дл реализации булевых функций - Google Patents
Устройство дл реализации булевых функций Download PDFInfo
- Publication number
- SU1418696A1 SU1418696A1 SU874186135A SU4186135A SU1418696A1 SU 1418696 A1 SU1418696 A1 SU 1418696A1 SU 874186135 A SU874186135 A SU 874186135A SU 4186135 A SU4186135 A SU 4186135A SU 1418696 A1 SU1418696 A1 SU 1418696A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- argument
- counter
- boolean functions
- input
- inputs
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть применено дл реализации булевых функций , принадлежащих одному классу эквивалентности . Целью изобретени вл етс упрощение устройства. Устройство содержит регистр аргумента 1, счетчик 2, тактовый вход 3, сумматор 4, блок 5 пам ти смещений булевых функций, узел 6 реализации дизъюнктивной нормальной формы. 2 ил.
Description
II I
ь|
о
Ьд
Выхо9
Фи8.1
I Изобретение относитс к вычисли- т|гльной технике и может быть н|ено дл реализации булевых функций, принадлежащих одному классу эквива- пентности.
Целью изобретени вл етс упрощение устройства. ; На фиг.1 представлена функциональна схема устройства, на фиг.2 - «гхема узла реализации дизъюнктивной Нормальной формы.
Устройство содержит регистр 1 аргумента , счетчик 2, тактовый вход 3, сумматор 4, блок 5 пам ти смещений булевых функций и узел 6 реализации дизъюнктивной нормальной формы. : Узел реализации дизъюнктивной нор- Иальной формы содержит элементы НЕ |7,-7ц группы, элементы И 8, груп- ;пы и элемент ИЛИ 9.
I Устройство работает следующим об- iразом.
Считаетс , что к одному классу
В соответствии с адресом, хран щимс в счетчике 2, из блока 5 пам ти смещений булевых функций извлека- с етс двоичный код, который в сумматоре 4 суммируетс с двоичным набором значений аргументов булевой функции, дл которого ее значение должно быть вычислено, хран щимс в аргументе 1. 10 Результат суммировани поступает на входы узла 6 реализации дизъюнктивной нормальной формы, котора и вычисл ет булевую функцию, заданную в дизъюнктивной нормальной форме.
15
Содержимое счетчика 2 увеличиваетс на единицу в течение каждого такта синхронизации, поступающего по тактовому входу 3. В соответствии с 20 этим содержимым из блока 5 пам ти смещений булевых функций выбираетс очередной двоичный код, и, таким образом , обеспечиваетс вычисление очередной булевой функции из них задан30
эквивалентности принадлежат все функ- 25 ной последовательности, принадлежащей
к заданному классу эквивалентности, дл двоичного набора, хран щегос в регистре 1 аргумента. После того,как все булевые функции дл этого набора вычислены, счетчик 2 выдает синхронизирующий сигнал, разрешающий запись в регистр 1 аргумент нового двоичного набора, присутствующего в этот момент на входах устройства. Одновременно в счетчике 2 автоматически вос- танавливаетс двоичный код числа реализуемых булевых функций, и процесс вычислени повтор етс сначала.
ции, обладающие известным общим свойством . Таким свойством может быть, например, то, что кажда из булевых функций указанного класса принимает значение, равное единице, только на двух наборах значений своих аргументов , которые, кроме того, вл ютс соседними по своему месторасположению в таблице истинности функции. При этом предполагаетс , что набор, все элементы которого есть нули, и набор, все элементы которого есть единицы, также вл ютс соседними.
Тогда дп того, чтобы задать все функции, принадлежащие к одному классу эквивалентности, достаточно задать только одну из них, реализуемую узлом 6 регипизации дизъюнктивной нормальной формы, а все остальные функции , принадлежащие к этому же классу, можно привести к этой функции путем суммировани входного двоичного набора устройства со смещением, хран щимс в блоке 5 пам ти смещений булевых функций.
35
40
45
Claims (1)
- Формула изобретениУстройство дл реализации булевых функций, содержащее регистр аргумента , счетчик, сумматор, отличающеес тем, что, с целью упрощени , оно содержит блок пам ти смещений булевых функций и узел реализации дизъюнктивной нормальной формы , причем вход аргумента устройства соединен с информационным входом реВ начальный момент времени устрой-50 гистра аргумента, выход которогоство находитс в исходном состо нии: регистр 1 аргумента обнулен, в счетчике 2 записано число реализуемых булевых функций, в блоке 5 пам ти смещений булевых функций записана последовательность п-разр дных дво- ичиЫх кодов, число которых равно числу реализуемых булевых функций.В соответствии с адресом, хран щимс в счетчике 2, из блока 5 пам ти смещений булевых функций извлека- етс двоичный код, который в сумматоре 4 суммируетс с двоичным набором значений аргументов булевой функции, дл которого ее значение должно быть вычислено, хран щимс в аргументе 1. Результат суммировани поступает на входы узла 6 реализации дизъюнктивной нормальной формы, котора и вычисл ет булевую функцию, заданную в дизъюнктивной нормальной форме.Содержимое счетчика 2 увеличиваетс на единицу в течение каждого такта синхронизации, поступающего по тактовому входу 3. В соответствии с этим содержимым из блока 5 пам ти смещений булевых функций выбираетс очередной двоичный код, и, таким образом , обеспечиваетс вычисление очередной булевой функции из них задан3035Формула изобретениУстройство дл реализации булевых функций, содержащее регистр аргумента , счетчик, сумматор, отличающеес тем, что, с целью упрощени , оно содержит блок пам ти смещений булевых функций и узел реализации дизъюнктивной нормальной формы , причем вход аргумента устройства соединен с информационным входом ре55соединен с входом первого слагаемого сумматора, вход второго слагаемого которого соединен с выходом блока пам ти смещени булевых функций, адресные входы которого соединены с выходами счетчика, счетный вход которого соединен с тактовым входом, выход переполнени счетчика соединен с синхронизирующим входом регистра аргумента, выходы сумматора соединены с входами узла реализации дизъюнктивной нормальной формы, со- I держащего группу элементов НЕ, груп- пу элементов И и злемент ИЛИ, причем входы узла реализации дизъюнктивной нормальной формы соединены с соответSxo ttствующими входами элементов НЕ группы , входы элементов И группы соединены с соответствующими входами узла и выходами элементов НЕ группы, выходы элементов И группы соединены с входами элемента ШШ, выход которого соединен с выходом результата устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874186135A SU1418696A1 (ru) | 1987-01-26 | 1987-01-26 | Устройство дл реализации булевых функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874186135A SU1418696A1 (ru) | 1987-01-26 | 1987-01-26 | Устройство дл реализации булевых функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1418696A1 true SU1418696A1 (ru) | 1988-08-23 |
Family
ID=21282364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874186135A SU1418696A1 (ru) | 1987-01-26 | 1987-01-26 | Устройство дл реализации булевых функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1418696A1 (ru) |
-
1987
- 1987-01-26 SU SU874186135A patent/SU1418696A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1032451, кл. G 06 F 7/00, 1983. Авторское свидетельство СССР № 1188728, кл. G 06 F 7/00, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1418696A1 (ru) | Устройство дл реализации булевых функций | |
SU1280624A1 (ru) | Устройство дл умножени чисел с плавающей зап той | |
US3705299A (en) | Circuit arrangement for converting a decimal number coded in the bcd code into a pure binary number | |
SU1411738A1 (ru) | Цифровой функциональный преобразователь | |
SU1417010A1 (ru) | Устройство дл делени чисел | |
SU651489A1 (ru) | Устройство дл выбора информационных каналов | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
SU1619255A1 (ru) | Устройство дл делени | |
SU1478212A1 (ru) | Устройство дл делени | |
SU1425678A1 (ru) | Устройство дл приближенного вычислени обратной величины нормализованной двоичной дроби | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU842782A1 (ru) | Устройство дл приведени р-кодовфибОНАччи K МиНиМАльНОй фОРМЕ | |
SU1667060A1 (ru) | Устройство дл делени | |
SU1283756A1 (ru) | Устройство дл вычислени квадратного корн | |
SU741271A1 (ru) | Устройство дл вычислени тригонометрических функций | |
SU1361544A1 (ru) | Устройство дл делени кодов "золотой" пропорции | |
SU756645A1 (ru) | Счетчик для вычитания 1 | |
SU1357946A1 (ru) | Устройство дл делени | |
SU1166105A1 (ru) | Устройство дл вычислени суммы квадратов двух числоимпульсных величин | |
SU1264198A1 (ru) | Устройство дл перебора сочетаний | |
SU1545213A1 (ru) | Устройство дл реализации булевых функций | |
SU1552174A1 (ru) | Устройство дл делени | |
SU734678A1 (ru) | Устройство дл суммировани | |
SU1322482A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1471189A2 (ru) | Устройство дл вычислени разности квадратов двух чисел |