RU2012135C1 - Преобразователь кодов - Google Patents

Преобразователь кодов Download PDF

Info

Publication number
RU2012135C1
RU2012135C1 SU4928889A RU2012135C1 RU 2012135 C1 RU2012135 C1 RU 2012135C1 SU 4928889 A SU4928889 A SU 4928889A RU 2012135 C1 RU2012135 C1 RU 2012135C1
Authority
RU
Russia
Prior art keywords
elements
exclusive
code
inputs
output
Prior art date
Application number
Other languages
English (en)
Inventor
П.А. Ким
К.С. Алсынбаев
В.А. Забелин
Н.А. Осипов
Original Assignee
Новосибирский государственный университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский государственный университет filed Critical Новосибирский государственный университет
Priority to SU4928889 priority Critical patent/RU2012135C1/ru
Application granted granted Critical
Publication of RU2012135C1 publication Critical patent/RU2012135C1/ru

Links

Landscapes

  • Communication Control (AREA)

Abstract

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении цифровых вычислительных машин и устройств дискретной автоматики. Целью изобретения является расширение функциональных возможностей за счет обеспечения однотактовой операции подсчета количества единиц во входном коде с выдачей результата в параллельном коде. Преобразователь кодов выполнен в виде матрицы 1 итеративной сети, состоящей из 1+log2n строк 2, каждая из которых выполнена в виде групп элементов И 71...7n и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 61...6n и содержит управляющий вход 5, информационные входы 4 и выходы 3 числа единиц во входном коде. 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении цифровых вычислительных машин и устройств дискретной автоматики.
Известен преобразователь кодов, содержащий группу последовательно соединенных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, способный формировать на выходах "пачки" единиц и нулей [1] .
Недостатком указанного устройства является невозможность подсчета количества единиц во входном поле с выдачей результата в параллельном коде.
Известен также преобразователь кодов, содержащий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и группу элементов И [2] , способный кроме формирования "пачек" единиц и нулей формировать код с чередованием единичных значений входного кода. Этому устройству также присущ указанный выше недостаток.
Целью изобретения является расширение функциональных возможностей за счет обеспечения однотактной операции подсчета количества единиц во входном коде с выдачей результата в параллельном коде.
На чертеже представлена функциональная схема преобразователя с выдачей числа единиц в параллельном коде.
Преобразователь кодов выполнен в виде матрицы 1 итеративной сети, состоящей из 1 + log2n строк 2, и содержит параллельные выходы 3, информативные входы 4 и управляющий вход 5. Каждая строка 21. . . 2n содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 61. . . 6n и элементов И 71. . . 7n, выходы которых образуют выход кода с чередованием единиц преобразования кодов.
Преобразователь работает следующим образом.
Если на управляющий вход 5 подать "0", то этот "0" сохраняется на выходах первых элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 61. . . 6n в строках 21. . . 2n, пока на выходы каждой строки 21. . . 2n поступают нули. Если на какой-либо входной разряд поступает значение "1", то на выходе соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 61. . . 6n строки 21. . . 2n вырабатывается значение "1", которое сохраняется до встречи следующей единицы на входах строки 21. . . 2n, после чего происходит инвертирование значения, вырабатываемого элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 61. . . 6n строки 21. . . 2n, причем на выходах элементов И группы каждой строки 21. . . 2n присутствуют "1" только в позициях, соответствующих для первой строки 21 четным по порядку единицами входного кода, т. е. выполняется операция деления на два, при этом остаток в виде "1" для нечетного числа единиц или "0" для четного числа единиц поступает на выход 3 в соответствующей строке 21. . . 2n, при этом в первой строке 21 отображается младший разряд единичного разложения числа единиц и соответственно в 2i-й строке - 2i-й разряд, равный коэффициенту при 2(i-1)-множителе в двоичном разложении числа единиц. Например, если исходный код содержит пять единиц, то на выходе 3 первой строки 21 будет "1", а на входы второй строки 22 поступает код, содержащий две единицы. Тогда на выходе 3 второй строки 22 будет "0", а на входы третьей строки 23 поступает код, содержащий одну "1". На выходе третьей строки 23 будет "1", а на входах всех последующих строк 34. . . 3n - чистые нули, что влечет на выходах 3 этих строк 34. . . 3n наличие "0". Таким образом, на выходах 3 будет (log2 n+1)-значный код 000. . . 0101, что равно двоичному представлению числа пять. При этом код результата образуется в итоге срабатывания комбинационной схемы параллельно.

Claims (1)

  1. ПРЕОБРАЗОВАТЕЛЬ КОДОВ, содержащий первую группу элементов И и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы i-х элементов которых объединены и являются i-м входом преобразователя кодов, выход последнего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является выходом первой группы элементов И и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход i-го элемента последнего из которых соединен с вторыми входами i + 1 элементов И и ИСКЛЮЧАЮЩЕЕ ИЛИ и вторые входы первых элементов И и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ объединены и являются управляющим входом преобразователя кодов, выходы элементов И первой группы образуют выход кода с чередованием единичных значений, отличающийся тем, что в преобразователь кода дополнительно введены log2n аналогичных групп элементов И и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов И, которые образуют выход кода с чередованием единичных значений i-й группы элементов И и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, соединены с входами элементов И и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (i + 1)-й группы элементов И и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых log2n групп объединены между собой и подключены к управляющему входу преобразователя, выходы последних элементов ИСКЛЮЧАЮЩЕЕ ИЛИ log2n групп элементов И и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют выход числа единиц во входном коде.
SU4928889 1991-01-09 1991-01-09 Преобразователь кодов RU2012135C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4928889 RU2012135C1 (ru) 1991-01-09 1991-01-09 Преобразователь кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4928889 RU2012135C1 (ru) 1991-01-09 1991-01-09 Преобразователь кодов

Publications (1)

Publication Number Publication Date
RU2012135C1 true RU2012135C1 (ru) 1994-04-30

Family

ID=21570548

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4928889 RU2012135C1 (ru) 1991-01-09 1991-01-09 Преобразователь кодов

Country Status (1)

Country Link
RU (1) RU2012135C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2157589C1 (ru) * 1999-02-02 2000-10-10 Воронежский государственный технический университет Устройство для формирования остатка по модулю от числа

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2157589C1 (ru) * 1999-02-02 2000-10-10 Воронежский государственный технический университет Устройство для формирования остатка по модулю от числа

Similar Documents

Publication Publication Date Title
Fredricksen A survey of full length nonlinear shift register cycle algorithms
US3795864A (en) Methods and apparatus for generating walsh functions
Kasami Optimum shortened cyclic codes for burst-error correction
US3026034A (en) Binary to decimal conversion
US3524976A (en) Binary coded decimal to binary conversion
SU662932A1 (ru) Преобразователь р-кода фибоначчи в двоичный код
US3781822A (en) Data rate-changing and reordering circuits
RU2012135C1 (ru) Преобразователь кодов
US3449555A (en) Parallel binary to binary coded decimal and binary coded decimal to binary converter utilizing cascaded logic blocks
US3557356A (en) Pseudo-random 4-level m-sequences generators
US3311888A (en) Method and apparatus for addressing a memory
US3373269A (en) Binary to decimal conversion method and apparatus
US3579267A (en) Decimal to binary conversion
US3569956A (en) Minimal logic block encoder
US4875180A (en) Multi-function scaler for normalization of numbers
US4458327A (en) Prime or relatively prime radix data processing system
US3035257A (en) Cumulative code translator
RU2022465C1 (ru) Аккордный шифратор
Lee et al. On the augmented data manipulator network in SIMD environments
RU2021633C1 (ru) Устройство для умножения чисел
JP2833885B2 (ja) Pn符号生成回路
US3753230A (en) Methods and apparatus for unit-distance counting and error-detection
SU1280619A1 (ru) Генератор псевдослучайных чисел
US3649823A (en) Digital translator
SU1173402A1 (ru) Генератор чисел