SU696472A1 - Устройство дл вычислени функций - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в информационно-измерительных системах, дискретных преоразовател х координат, в системах, св занных с функционгипьными преобразовател ми дискретной информации. Известно устройство, содержгщее блок посто нной пам ти, последовательный сумматор, блоки умножени  и управлени  1. Это устройство предназначено дл  вычислени  функци которые могут быть аппроксимированы в соответствии с одним определенным выражением. . .

Известно также устройство, содержащее регистр аргумента, элементы И, регистр адреса, адресный коммутатор , блок пам ти, дешифратор и шифратор 2, Устройство предназначено дл  функционального преобразовани  и требует значительных затрат оборудовани .

Наиболее близким по технической сущности к предложенному изобретени  вл етс  устройство, содержащее блок пам ти, регистр, информационные входы которого соединены с информационными входами устройства, выхрды регистра через первую группу

элементов И соединены со входами блока адресации, а через вторую группу элементов И подключены к выходам устройства, выходы блока адресации подключены ко входам первого коммутатора , управл ющие входы элементов И первой и второй группы, первого коммутатора и регистра соединены с выходом блока управлени  3.

0

Недостатком известного устройства  вл етс  то, что при увеличении точности во спроивведени  функции, определ емой числом разр дов в кодах, наличие четырехразр дного сумматора

5 в данном устройстве снижает быстродействие , надежность и усложн ет блок управлени .

Цель изобретени  - сокращение оборудовани  и повышение быстродействи 

0 и надежности.

Поставленна  цель достигаетс  тем, что устройство содержит группу элементов ИЛИ, распределительный блок и дополнительные коммутаторы, входы

Claims (3)

1. 5 которых соединены с выходами блока адресации, управл ющие входы - подключены к выходу блока управлени , выходы первого и дополнительных коммутаторов соединены соответственно со входами блока ViaMHTH и через группу элементов ИЛИ подключены к управл ющим входам распределительного бло ка, выходы блока пам ти через распределительный блок подключены к сче ным входам регистра. Это позвол ет при выполнении вычислений сократить врем  на запись Ьлагаемых в пр мом коде, на преобразование пр мого кода в обратный, на сложение по группам. Наличие св зи блока пам ти и регистра позвол ет преобразовать код на одном регистре, что сокращает затраты оборудовани . Причем исключение сложного устройства (накапливающего сумматора) поми мо пр мой экономии, существенно упро щает также функции и сложность блока управлени . Кроме этого повышаетс  помехоза1цищенность устройства за счет организации входного управл юще го импульса распределительного блока Введенные коммутаторы позвол ют уменьшить потребление мощности, так как в определенный момент времени бу дут включатьс  разр дные схемы только одного из коммутаторов. Объем блока пам ти в устройстве меньше, чем в известном устройстве Схема устройства представлена на чертеже, где изображены регистр 1, группа элементов И 2, блок адресации 3, коммутаторы 4, группа элементов ИЛИ 5, блок пам ти 6, распределитель ный блок 7,информационные входы 8 устройства, блок управлени  9, групп элементов И 10, выход 11 устройства. Особенность алгоритма работы устройства заключаетс  в том, что, использу  способ ступенчатой аппроксимации функции, где величина ступени определ етс  допустимой величиной погрешности воспроизведени  функций, значение функции определ етс  сложениегм по модулю 2 нескольких групп .с определенным числом разр дов в каж , одой, На эти группы разбиваетс  входна  кодова  последовательность аргумента и контакт поправок к ним, причем хранима  константа  вл етс  суммой по модугао 2 кода аргумента и соответствующего значени  табулируемой функции. Устройство работает следующим образом . Регистр 1 устанавливаетс  в нулевое состо ние по импульсу блока упра лени  9. Следующим импульсом в регистр 1 по информационным входам записываетс  двоичный код аргумента. Импульсом считывани  код аргумента с выходов группы элементов И 2 поступает на вход блока 3, выходной импульс которого по вл етс  на соответ ствуюиу1Х входах коммутаторов 4. Посл поступлени  на управл ющие входы од ного из коммутаторов 4 очередного мпульса с блока управлени  9 входной импульс этого коммутатора возбуждает вход блока пам ти 6, а также через элемент ИЛИ 5 поступает на соответствующий вход распределительного блока 7,..который распредел ет запись констант блока пам ти 6 по счетным входам соответствующих разр ов регистра 1. По обратной св зи с выхода блока пам ти 6 на вход регистра 1 через распределительный блок 7 происходит перезапись кода аргумента в код функции под действием единиц констант, поступающих с блока пам ти, т.е. происходит суммирование по.модулю 2 входной кодовой последовательности аргумента, записанной в регистре -1, и констант. Считывание значени  функции происходит под действием импульса управлени , поступающего на управл ющие входы элементов И 10. Формула изобретени  Устройство дл  вычислени  функций, содержащее блок пам ти, регистр, информационные входы которого соединены с информационными входами устройства , выходы регистра через первую группу элементов И соединены со входами блока адресации, а через вторую группу элементов И подключены к выхоДс1М устройства, выходы блока адресации подключены ко входам первого .коммутатора, управл ющие входы элементов И первой и второй группы, первого коммутатора и регистра соединены с выходом блока управлени , о тлич аю. ще ее   тем, что, с целью сокращени  оборудовани  и повышени  быстродействи , оно содержит группу элементов ИЛИ, распределительный блок и дополнительные коммутаторы , входы которых соединены с выходами блока адресации, управл ющие входы - подключены к выходу блока управлени , выходы первого и дополнительных коммутаторов соединены соответстве нно со входами блока пам ти и через группу элементов ИЛИ подключены к управл ющим входам распределительного блока, выходы блока пам ти через распределительный блок подключены к счетным входам регистра. Источники информации, прин тые во внимание при экспертизе 1.Патент США № 3962573, кл. 235-156, кл. G 06 F 7/38, 1975.
2. 2.Авторское свидетельство СССР № 517023, кл. G 06 F 15/34, 1974.
3. 3.Авторское свидетельство СССР № 579622, кл. G 06 F 15/32, 1976 (прототип).