SU752323A1 - Преобразователь двоично-дес тичной дроби в двоичную дробь - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении устройств щт  преобразовани  информации. Известен преобразователь цвоично-це- с тичного коца в ороичный код« соаержа- щий блок управлени , регистр тетрацы, блок пам ти, формирователь двоичных эквивалентов , одноразр дный цвоичный сумматор и регистр сдвига 1 . Недостаток этого преобразовател  состоит в низком быстродействии и ограниченности функциональных возможностей, св занной с невозможностью преобразоват числа в с плавающей зап той. Наиболее близким по технической сущности и схемному решению  вл етс  преобразователь двоично-дес тичной дроби в двоичную дробь, содержащий регистр тетрады, первый вход которого соеш1нен с информаиио1д1ым входом преобразовател  блок управлени , первый вход которого со динен с управл ющим входом преобразовател , запоминающее устройство,первую и вторую группу элементе И, параллельный накапливающий сумматор,регистр адреса, выход которого соединен с входом запоминающего устройства, первый выход которого соединен с первыми входами элементов И первой и второй групп, выходы элементов И первой и второйгруппы соединены с первой и второй группой входов параллельного накапливающегл сумматора, первые выходы которого  вл ютс  первыми выходами преобразсжател  2J . Недостаток известного пресбразшател  состоит в относительно низком быстродействии и невозможности осуществл ть пре- образование чисел в формате с плавающей зап той. Цель изобретени  - увеличение скорооти преобразовани  и расширение функциональных возможностей за счет осуществлени  преобразовани  чисел в формате с плавающей зап той. Дл  этого преобразователь двоичнодес тичной дроби в двоичную дробь, содержащий регистр тетрады,первый вход ко- горого соединен с информацио1шым входом преобразовател , блок управпени , первый вход которого соедннен с управл ющим входом гфеобразовател , запоминающее устройство,первую и вторую группу эле- ментов И, параллельный накапливающий сумматор, регистр адреса, выход которого соеданен с входом запоминающего уст-. ройства, первый выход которого соединен с первыми рходами ачементов И первой и второй группы,выходы элементов И первой и второй группы соединены с первой и второй группой входов параллельного накапливающего сумматора,первые выходы которого  вл ютс  первыми вьосоддми преобразовател ,выход блока управ лени  соединен с первым входом регистра ащэеса, дополнительно содержит регистр разр дов, распределитель импуль сов,-регистр пор дков, третью группу эле- ментов И, коммутатор пор дков, п эрвый и второй входы кбторого соединены соответ ственно с входами t пор дка и знака по- р цка преобразовател , а первый и второй его выходы соединены соответственно с вторыми входами регистра адреса и блока управлени ,выход регистра старших разр дов соедннен с вторым входом регистра тетрады,выход которого подключен к первому входу распределител  импульсов, вто рой вход Которого соединен с выходом за пуска блока управлени ,первый выход ра . определител  импульсов соединен с третьим входом, регистра тетрады и первым вводом регистра старших разр дов,вто- рой вход Которого соединен со втсрым выходом параллельного накапливающего сумматора и четвертым входом регистра тетрады,второй и третий выходы распределител  импульсов соединены соответственно с третьим входом параллельного накапливающего сумматора, с вторым входом элементов И первой и втсрой группы и с первыми входами элементов И третьей группы, вторые входы которых соединены с первым выходом за поминаю пвго уст ройства,второй выхоц которого через ре гистр пор дка соединен со вторыми выхо дамн преобразовател , выходы элементов И третьей группы соединены с чегверГътм входом параллельного накапливающего сумматора . На чертеже представлена структурна  схема предлагаемого преобразовател , содержаща  инфс мационный вход 1, вход 2 знака пор дка, вход 3 пор дка, управл ющий вход 4,регистр 5 старших разр дов, 6 тетрады, коммутатор 7 пор дка блок 8 управлени , регистр 9 адреса, распределитель 10 импульсов, запоминающее устройство 11,регистр 12 пор дка , вторые выходы 13, перва , втора , треть  группы 14,15и16 элементов параллельный накапливающий сумматор 17, первые выходы 18, Информационный вход 1 служит дл  записи тетрад преобразуемой дроби. Вход 2 знака пор дка необходим дл  подачи знака пор дка. Вход 3 пор дка предназначен дл  занесени  пор дка. Управл ющий вход 4 служит дл  подачи синхроимпульса. Регистр 5 старших разр дов предназначен дл  хранени  старших разр дов с множител  при умножении на константу умножени и Регистр 6 тетрады необходим дл  хранени  либо очередной тетрады преобразуемой двоично-дес тичной сцзоби, либо младших разр дов множител  с 2. Коммутатф 7 пор дков сттужит дл  установки адреса константы умножени  и подачи управл ющего сигнала в блок 8 управлени , обеспечивающего работу всего устройства в целом. Регистр 9 адреса хранит либо адрес двоичного эквивалента преобразуемой тетрады, либо адрес константы умножени51. Распределитель 1О импульсов вырабатьгоает сигналы, необходимые дл  управлени  группами элементов 14-16 И, параллельным накапливающим сумматором 17, регистром 5 старших разр дов и регистром 6 тетрады. Умножение производитс  на два разр да множител  (начина  с младших разр дов). Все передачи, которые производ тс  в зависимости от состо ни  анализируемой пары разр дов, представлены в табл. 1. Таблица 1

Продолжение табл. 1

О

1 1

1

о о 1 1

о 1 о 1

в первом столбце таблицы указьгоают с  возможные состо$ши  анализируемой пары разр дов. Второй столбец соцержит перенос Пп от предыдущей анализируемой парьь Третий столбец указьшает тип передачи через группы элементов И 14-16 ПК - пр мой код, Л1 - передач пр мым коцом со сдвигом на одну позицию в сторону старших разр дов. Информаци  четвертого столбца указывает на возможный перенос П следующую пару разр дов множител  в зависимости от СОСТО5ШИЯ разр дов анализируемой пары разр дов множител .

Код 11 можно представить как единицу более старшего разр да и отрицательную единицу в первом разр де. Поэтому при коде II следует вычес.ть множимое из суммы частичных произведений, noiry- ченный результат в сумматоре 17 сдвинуть на два разр да в сторону старших разр дов запомнить, что в следующей паре разр дов нужно учесть дополнительную единицу, что и указано в четвертой, седьмой и восьмой строке четвертого столбца.

Запоминающее устройство 11 хранит К двоичных эквивалентов и 2р + 1 констант умножени  и двоичных пор дков. Регистр 12 пор дка необходим дл  хранени  двоичного пор дка искомой мантиссы . Вторые выходы 13 обеспечивают съем двоичного пор дка. Перва , втора , треть  группы элементов 14,15,16 И передают поступившую на вход информацию пр мым кодом, пр мым кодом со сдвигом влево на один разр д, дополнительным кодом соответственно. Параллельный накапливающий сумматор 17 служит дл  сложени  и хранени  двоичной информации. Первые выходы 18 О

Л1

о 1

дк

ПК

о о Л1

дк

1 1

обходимы дл  съема преобразсжанной мантиссьи

Любое число двоично-дес тичной системе счислени  можно представить в формате с плавающей зап той как

.4Р

,0 2чО4 Х

-4

У2.Ю,, 10

где Т - тетрада двоично-дес тичного числа;1

К,

-число разр дов двоично-дес тичной дроби;

-Ч

10

-двоичные эквиваленты млaд ишх разр дов преобразуемых тетрад.

Первое выражение в двоичной системе счислени  имеет вид

±т

V

2 У(2-10)2 7

где Yj, - искома  двоична  дробь в формате с плавающей зап той; ц,„.. -К,- мантисса искомой двоичной дроби}1

к - константа умножени ;

m - ДВОИШЫЙ ПОр ДСЖ.

Учигьша , что тетрада двоично-дес тичного числа имеет вид Т Ъ;|дЪ,2.Ь- Ъгде - разр ды тетрады нуль или «

единица,

а запоминающее устройство 11 хранит аквнваленты младших двоичных .цов тетрад, сдвинутые на две позиции b сторону старших разр дов, то двои ную дробь { У2-1О 2 можно предстлт вить так

Уамо) ,1 Ь .Ъ ;,,. 2 ( I0-)f

,,2(|0-).

Учитьюа , ( Ъ, есть соответственно функции .и , умножени  соответствующих пар разр дов тетрады, на двоичный эквивалент, то второе выражение можно прецста ить в вице ( У2-,о).2 S.- b МУ2- , Из этого следует, что процесс преобразовани  двоично-дес тичной пробн склпдьгоаетс  из двух этапов преобразовани  мантиссы исходной дроби и умножени  полученной двоичной мантиссы на К(жстан ту умножени  К с присвоением произведени  соответствующего пор дка, Этот алгоритм реализуетс  в предлагаемом преобрпзователе в следующей последовательности . С информационного входа 1 поочередно /поступают тетрады преобразуемого числа, начина  с младщей (старшей), Одновремен но в блок 8 управлени  поступает по управл ющему входу 4 сигнал, запускающий все устройство в целом. Блок 8 управлени  вырабатьшает сигналы, необходимые дл  функционировани  всего устройства . Синхронно с поступившей тетрадой в регистре 9 адреса устанавливаетс  адрес необходимого двоичного эквивалента, поступающего из запоминающего устройства 11. Допустим, что преобразуетс  тетра- да двоично-дес тичного числаТ. да параллельный накапливающий сум матер 17 хранит результат преобразовани  млад ших тетрад, В первом такте на регистр 6 тертады поступает тетрада Т . Парал- лельный накапливающий сумматор 17 производит сдвиг на две позиции в сторону старших pai3pHAoB хран щейс  в нем ин формадни. Из запоминающего устройства 11 поступает двоичный эквивалент вида 2() ; Во втором такте распределитель 10 импульсов анализирует состо ние первого и второго разр да регистра 6 тетрады и вырабатьтает сигналы, управл ющие пере- дачей выбранного двоичного эквивалента из запоминающего устройства 11. Суммат (Ур 17 склацьюает результат сдвига с первым частичным произведением Р/ . В третьем такте производитс  сдвиг на две позиции в стсрону младших разр дов содержимых регистра тетрады 6 и параллельного накапливающего сумматора 17. В четвертом такте производ тс  анализ третьего и четвертого разр дов тетрады , а из запоминающего устройства 11 в соответствующем коде поступает двоичный эквивалент 2 -{Ю ) на первую, вторую, третью группу элементов 14-16 И, Параллельный накапливающий сумматс 17 складьшает второе частичное произ- ведение {(.ч результатом сдвига, полученным в предыдущем такте. На этом один цикл преобразовани  заканчиваетс  , После произведенных двух умножений на два разр да, поступает следующа  тетрада и осуществл етс  следующий цикл умножени  ее на выбранный двоичный эквивалент из запоминающего устройства 11о Процесс преобразовани  мантиссы преобразуемой фоби производитс  К раз, в результате чего на параллельном накапливакзщем сумматоре 17 хранитс  преобразованна  сфобь. В табл. 2 представлено преобразование двоично-дес тичной дроби 0,987654. Первый столбец указывает номер цикла, второй столбец - вид операции, третий столбец содержит два знаковых и двадцать один числсжой разр ды сумматфа 17. Каждый цикл представлен шестью строками .

Таблица 2

и

752323

В первой строке представлено соцержимое сумматора 19, -сцвинутое на две позиции в сторону старших разр дов. Эта операци  обозначена во втором столбце как Л2. Во второй строке представлено первое частичное произведение младших разр дов 1 -той тетрады на соответсгвующий двоичный эквивалент 2 ( Ю )2 -,- Треть  строка указывает результат суммировани  двух предыдущих строк,- В четвертой строке результат сум мировани  сдвинут вправо на две позиции в сторону младших разр дов Пр2. В п той строке представлен результат умножени  двух старших разр дов тетрады на соответствующий двоичный эквивалент 2 (10 )„. Эта операци  обозначена во втором столбце как Шеста  строка есть результат суммировани  четвертой и п той строк.

После этого в коммутатор 7 пор дков поступают знак и дес тичный пор док, по которым в регистре 9 афеса устанавливаетс  адрес соответствующей константы

V

Продолжение табл. 2

умножени  К2 и производитс  пуск рас грецелител  10 импульсов.

Одновременно производитс  передача двоишьис величин (y2..|Q )2 в регистр 6 тетрады и регистр 5 старших разр дов а из запоминающего устройства 11 выбираетс  константа К умножени  и двоичный пор док, поступающий на регистр пор дка 12. Затем производитс  умножение величины (У2-1О константу ум южени  Kg. . Умножение ничем не отличаетс  от умножений; при преобразсжании мантисс двоично-дес тичной дроби. После П /2 умножений результат произведени  хранитс  на параллельном накапливающем сумматоре 17.

Огсончательный результагснимаетс  с параллелЕзНого двоичного сумматора 17 с помощью вторых выходов 18, а двичный пор док считьшани  с регистра 12 пор дка и поступает на первые выходы 13, Константы умножени  К2 и двоичные пор дки m представлены в табл. 3. В первом столбце указьшаетс  дес тичный пор док с соответствующим знаком.

Claims (2)

1. Таблица 3: Во втором столбце представлена константа умножени  в дес тичном коде КрЮ и в восьмеричном коде. В третьем помещен двоичньй пор док m в восьмеричной системе счислени . Дл  вы влени  технико-экономического эффекта сравним оба устройства по быстродействию, дл  чего рассмотрим временные диаграммы предлагаемого устройства и преобразовател . Алгоритм.преобразовани  в предложенном устройстве состоит из четырех тактов , повтор емых (К - 1) раз; тогда как j, преобразователь требует п ти тактов, также повторенных (К-1) раз. Следовательно , имеет место увеличение скорости преобразование, в 1,25 раза. Это повышение быстродействи  особенно важно при работе машины в режиме разделени  времени, Преобразование двоично-дес тичной дроби в двоичную дробь в формате с плавающей зап той позвол ет значительно расширить диапазон представлени  чисел. Формула из обрете нй   Преобразователь двоично-дес тичной дроби в двоичную дробь, содержащий регистр тетрады, первый вход которого соединен с информационным входом преобразовател , блок управлени , первый вход которого соединен с управл ющим входом преобразовател , запоминающее устройство , первую и вторую группу элементов И, параллельный накапливающий сумматор, регистр адреса, выход которого соедш ен с входом запоминающего устройства, первый выход которого соединен с первыми входами элементов И первой и второй групп, выходы элементов И которых соединены соответственно с первой к второй группой входов параллельного накапливающего сумматора, первые выходы которого  вл ютс  первыми выходами преобразовател , выход блока управлени  соединен с первым входом регистра адреса, отличающийс  тем, что, с целью повышени  скорости преобразовани  и расширени  функциональных возможностей, заключающихс  в преобразовании дробей в форме с плавающей зап той, он содержит регистр старших разр дов, распределитель импульсов,, регистр пор дков, третью группу элементов И, коммутатор пор дков , первый и второй входы которого соединены соответственно с входами пор дка и знака пор дка преобразовател , а первьй и второй его вькоды соединены соответственно со вторыми входами регистра адреса и блока управлени , выход регистра старших разр дов соединен со вторым входом регистра тетрады, вькод ко1 } 75

   11

   18 23 торого подключен к первому входу распределител  импульсов, второй вход которого соеаинен с выходом запуска блока уп равлени , первый выход распределител  им. пульсов соединен с третьим входом регистра тетрады и первым входом регистра старших разр дов второй вход которого соединен со вторым выходом параллельного накапливающего сумматора и четвертым входом регистра тетрады, второй и третий выходы распределител  импульсов соединены соответственно с третьим входом параллельного накапливающего сумматора, со вторыми вх одами элемштов И первой и второй групп и с первыми входами элементов И третьей группы, вторые входы которых соединены с первьп выходом запоминающего устройства, второй выход которого черей регистр пор дка соединен со вторыми выходами преобразовател , выходы элементов И третьей группы соединены с четвертым входом параллельного накапливающего сумматора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №473179, кл. Ст 06 F 5/02, 1974.
2. 2.Авторское свидетельство СССР № 572781, кл. G Об F 5/02, 1975