SU1226447A1 - Устройство дл умножени - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в вычислительных маши- йах и устройствах последовательно- параллельного дейст ви  работающих в позиционной и избыточной системах счислени , а также в специализированных устройствах цифровой обработки сигналов в реальном масштабе времени. Целью изобретени   вл етс  повьшение быстродействи . Устройство дл  умножени  содержит комбинационный сумматор , элемент И, три элемента ИЛИ, регистры пор дка и мантиссы мйожимого и частичных произведений, с умматор по модулю два, блок элементов ШШ, преобразователь кодов, состо щий из четырех элементов И и двух элементов ИЛИ, а также входы и выходы знакораз- р дных кодов схемы сдвига мантиссы произведени  и схемы анализа модул  первого частичного произведени , состо щие из элементов И-ИЛИ, что позволило сократить дополнительную задержку на нормализацию мантисЪы результата . 2 ил. (Л с ю IvD Oi 4 4

Description

Изобретение относитс  к области вычислительной техники и может быть использовано в вычислительных машинах и устройствах последовательно-параллельного действи , работающих в позиционной и избыточной системах счислени , а также в специализированных .устройствах цифровой обработки сигналов в реальном масштабе времени.

Цель изобретени  - повышение быстродействи  устройства.

На фиг. 1 представлена структурна  схема устройства дл  умножени ; на фиг. 2 - функциональные схемы блоков сдвига мантиссы произведени  и анализа первого частичного произведени 

-Устройство дл  умножени  (фиг.1) содержит информационные входы 1 и 2 множител  в знакоразр дном коде устройства , три элемента ИЛИ 3-5, элемент И 6, регистры множимого 7;, пор дка множимого 8, частичных произведений 9, сумматоры по модулю два 10 и частичных произведений 11,преобразователь 12 позиционного кода в зна- коразр дный, блоки сдвига мантиссы произведени  13 и анализа первого частичного произведени  14, группу элементов ИЛИ 15, четыре элемента И 16-19 преобразовател  12, два элемента ИЛИ 20 и 21 преобразовател  12 вход 22 признака нормализации мантиссы произведени  устройства, входы признаков ввода 23 и вьщачи 24 мантиссы устройства, входы признаков ввода 25 и вьщачи 26 пор дка устройства , вход 27 сброса устройства, вход 28 признака вьзделёни  пор дка множител , выходы 29 и 30 знакораз- р дных кодов результата устройства.

Блок 13 сдвига мантиссы произведени  (фиг. 2) содержит группу элементов И-ИЛИ 31

Блок 14 анализа первого частичного произведени -(фиг. 2) содержит элемент И-ИПИ 32.

Алгоритм вьтолнени  операции умножени , начина  со старших разр дов нйд мантиссами MB (множимое, представленное в обычной двоичной системе счислени ) и та (множитель в знакоразр дной системе счислени ), имеет вид

па

пв

., где та, .МБ

ПС.fie, . . Па ч

тС(2 МВ)х(2 та)2

хМБ X та.

Действие над пор дками

+ Па; s ПВ + Па; (S . , )+Па(1+2);

{ ЗИЗ, 3112, ЗИ1, 1р} ,

1, если S . 3 г / -Т П -1, если J

2( 1 ..,

О-В остальных случа х.

«5

Действие над мантиссами

та; mZ МВ X та; mZ 2(mZ -4mC,.,))+MBx та , ;

, ЗН2, ЗН1, 1pj

1 ,. если Z .3 m.-{-1, если

О-в остальных случа х;

Г I lc, если 2 6/mz / 1 ; mc |2mc, если /mZ / 2 ;

лп /mZ / 1; 1-1, если /mZ / 2- ,

где П - i-й разр д пор дка произве- с 1

дени  в двоично-избыточном

коде;

raCj - i-й разр д мантиссы произведений ,1,2,..., п; Пс - пор док произведени  в по- зиционном коде;

та - мантисса операнда (а) в двоично-избыточном коде; та- - i-й разр д мантиссы операнда (а);

MB - мантисса операнда (В) в позиционном коде, нормализованна ;

,. I -1

1 - промежуточна  сумма пор дков в позиционном коде; - выделенные четыре старших разр да промежуточной суммы пор дков);

mZ - (i + 1)-е значение мантиссы частичного произведени  в обычной двоичной системе

счислени ; тс - i-й разр д мантиссы произведени  в знакоразр дной

S122644

избыточной системе счислени  ,1,2,...,n;

1+2,

Z, I - выделенные три знаковые и ОДИН старший значащий раз-- р д мантиссы произведени ; тС - нормализован ное значение

мантиссы произведени ; /mZ / - модуль первого частичного произведени  в позиционной системе счислени ; Q д П;, - приращение пор дка произведени ; та. - (1+1)-й разр д мантиссы

множител  в знакоразр дной

системе счислени .

Устройство дл  умножени  работает следующим образом.

Регистр 9 сброшен по входу 27 в нуль. Код пор дка множимого в позиционном коде записан по входу 25 в регистр 8, а мантисса, множимого по входу 23 - в регистр 7. При выполнении операции над пор дками в первом такте подаетс  сигнал на вход 17 выделени  пор дка множител  и одновре- менно информаци  перезаписываетс  по сигналу, поступающему на вход 26 из регистра 8 в К-старшие разр ды регистра 9, с выхода которого выдаетс  пор док множимого параллельным кодом в позиционном коде, сдвинутый в сторону старших разр дов на входы сумматора 11.

На входы суммировани  и вычитани  сумматора 11 поступает старшими разр дами вперед пор док множител  в из быточном коде в виде знакоразр дных кодов по входам 1 и 2, который также notTynaeT на вход четвертого старшего разр да первого слагаемого сумматора 11 через элемент ИЛИ 4 и открытый элемент И 16. В зависимости от знаковых разр дов пор дка множител  в избточном коде сумматор 11 настраиваетс на суммирование (вычитание) единичного разр да с полноразр дным кодом пор дка множимого в позиционном коде С приходом каждого последующего, начина  со старшего, разр да множител  промежуточна  сумма пор дков поступает с выхода регистра 9 на вход сум- матера 11 со Сдвигом на один разр д в сторону старших разр дов. Из сумматора 11 информаци  поступает через блок 13 сдвига в преобразователь 12 кода, где она преобразуетс  из пози- ционного кода в знакоразр дный и выдаетс  на Бькоды 29 и 30 в ,+1 При этом (+1) выдаетс  на выход, тог

Q

5

0

о 5

5

5

да вычисленна  сумма S ,+3, а (-1), когда S t -З . При выдаче (+1) вьфабатываетс  сумматором 10 коррекции промежуточной суммы пор дков с (+) на (-), при выдаче (-1) вырабатываетс  коррекци  с (-) на (+), причем коррекци  вырабатываетс  только тогда, когда сумма по модулю меньше 4. По окончании выполнени  операции над пор дками снимаетс  сигнал, поступающий на вход 28.

При выполнении операции умножени  мантисс мантисса множимого MB в каждом такте вьщаетс  из регистра 7 по сигналу, поступающему на вход 24j и подаетс  параллельным кодом на одни входы сумматора 11. На входы суммировани  и вычитани  сумматора 11 поступает старшими разр дами вперед мантисса множител  та в виде знакораз- р днрго кода по входам 1 и 2. Если , то в сумматоре 11 суммируетс  множимое шВ с содержимым регистра 9. Если та -1, то вычитаетс . При умножении на второй разр д множител  производитс  перезапись информации из регистра 9 в сумматор 11 со сдвигом на один разр д влево и т.д.. Та-- КИМ образом, в каждом такте множимое МБ передаетс  в сумматор, если та +1, либо не передаетс , если , и сумма сдвигаетс  на один разр д в сторону старших. Четыре старших разр да промежуточной суммы частичных произведений из сумматора 11° через блок 13 сдвига поступает на входы преобразовател  12 кода, где информаци  из позиционного кода преобразуетс  в знакоразр дный и выдаетс  на выходы 29 и 30 в виде jo, .

Нормализаци  мантиссы тС осуществл етс  в первом такте по сигналу, поступающему на вход 22. Если выполн етс /mZ /- у то блоком 14 анализа выдаетс  отрицательное приращение пор дка (ДПс -1), которое поступает через элемент 21 преобразовател  12 на выход 30. Кроме того, ДПс -1 поступает на входы регистра 7 и блока 13 сдвига. При этом происходит сдвиг в регистре 7 множимого MB и сдвиг блоком 13 сдвига суммы частичных произведений на один разр д влево , что равносильно умножению вычисленной мантиссы на два.

Claims (1)

1. Формула изобретени 

   Устройство дл  умножени , содержащее регистры множимого, пор дка множимого и частичных произведений, сумматор по модулю два, группу эле- ментов ИЛИ, три элемента ИЛИ, элеме}2Т И. преобразователь позиционного кода D знакоразр дный и сумматор частичных произведений, входы суммировани  и вычитани  которого соединены соответственно с первым и вторьм информационными входами множител  в зна коразр дном коде устройства и первым и вторым входами первого элемента 1-L4H выхо.д которого соединен с первым входом первого элемента И, второй вход которого соединен с входом признака пор дка множител  устройства, а выход - с первым входом второго элемен- та ИЛИ, второй вход которого соединен с вЕлходом третьего старшего разр да регистра множимого, выходы первого и второго старших разр дов кото- рого соединены соответственно с вхо- дами второго и третьего старшр х разр дов первого слагаемого и сумматора частичных произведений, вход четвертого старшего разр да первого слагаемого которого соединен с выхотгом вто- рого элемента ИЛИ, выходы регистра множимого, начина  с teTBepToi o ста ; шего разр да, соединены соответстгзеп по с входами первого слагаемого сумматора частичных произведений, начи- на  с п того старшего разр да, входы второго слагаемого, начипа  с перво го старшего разр да, соедипены соответственно с выходами регистра частичных произведений, информационные разр дные входы которого соединены соответственно с выходами элементов ИЛ1-1 группы, первые входы которых соединены соответственно с выходами регистра пор дка множимого, вход счи- тывани  пор дка которого соедине ; с входом признака выдачи пор дка устройства , вход признака ввода пор дка которого соединен с входом записи .пор дка регистра пор дка множимот о, второй вход первого элемента КЛИ груп г;ь соединен с выходом сумматора по модулю два, вход первого слагаемого которого соединен с выходом третьего 0j:eMeHTa ИЛИ, первый и второй входы которого соединены соответственно с первым и вторым выходами преобразова- позиционного кода в знакоразр дo

   ный, а второй вход второго слагаемого сумматора по модулю два соединен с первым информационным входом преобразовател  позиционного кода в знакоразр дный, второй информационный вход которого соединен с вторым входом второго элемента ИЛИ группы, второй вход третьего элемента ИЛИ которой соединен с третьим информационным входом преобразовател  позиционного кода в знакоразр дный, вход сброса устройства соединен с входом сброса регистра частичных произведений , входы признаков ввода и вьщачи мантиссы устройства соединены сорт- зетствен1Ш с входами записи и считы- oaHi iH мантиссы регистра множимого, отличающеес  тем, что, с целью повышени  быстродействи , в него введены блок сдвига мантиссы произведени , содержащий группу эле.1енгов И-ИЛИ, и блок анализа первого частичного произведени , содер- жащ1-1й элемент И-ИЛИ, выход которого соединен с входом младшего разр да регистра множимого, четвертым информационным входом преобразовател  пози1; ионргого кода в знакоразр дный I первыми входами всех элементов И-ИЛИ группы блока сдвига мантиссы произведени , вторые входы которых соед.инены с соответствуюш,ими разр дными выходами сумматора частичных произвег ений, выходь четырех старших разр дов которого соединены соответственно с : четырьм  инверсными и четырьм  пр мыми входами элемента И-ИЛИ блока анализа первого частичного произведени , управл ющий вход которого соединен с входом признака нормализации мантиссы произведени  устройства, выход первого элемента И-ИЛИ группы блока сдвига мантиссы произведени  соединен с п тым информационным входом преобразовател  позиционного кода в знакопазр дный, вход второго слагаемого сумматора по модулю два соединен с выходом второго элемента И-ИЛИ группы блока сдвига мантиссы произведени , выходы последующих элементов И-ИЛИ группы,кроме последнего, соединены соответственно с вторыми входами элементов 1-1ЛИ группы, начина  с второго элемента ИЛИ, вход младшего разр да регистра частичных произведений соединен с выходом последнего элемента И-ИЛИ блока сдвига мантиссы произведени ,

   71226447°

   первый и второй выходы знаке- с первым и вторым выходами пре- разр дных кодов результата устройства соединены соответственно

   образовател  позиционного кода в знакоразр дный.

   Ю

   -о

   /8

   & 15

   с первым и вторым выходами пре

   образовател  позиционного кода в знакоразр дный.

   20

   23

   С

   ю

   Ф

   25

   /5

   ff

   11

   15

   27

   3

   с

   В

   Е

   2V

   Фиг..1