SU779998A1 - Преобразователь кодов - Google Patents

Description

ь.

(54) ПгаОБРАЗОВАТЕЛЬ КОДОВ |

1

Изобретение относитс  к области автоматики и вычис ительноч техники и может быть использовано лри построении преобразующих устройств.

Известно устройство дл  преобразовани  двоичного кода в двоично-дес тичный 1, содержащее треугольную матрицу логических  чеек, св занных друг с другом, входы первой строки матрицы соединены с шинами входного кода, а выходы последнего столбца соединены с шинами выходного кода.

Недостатком такого устройства  вл етс  невозможность преобразовани  ко;од из любого целого основани  в код с любым щ уп11й целым основанием.

Наиболее близким техническим решением к данному изобретению  вл етс  преобразователь кодов 21, содержащий вычитатель, первую группу элементов И,  чейку преобразовани , состо щую из блока умножени  на константу и блока суммировани , первый вход Kotoporo соединен с первым входом  чейки преобразовани  и входом блока умножени  на коистанту , первый и второй выходы которого соединены со вторым и третьим входами блока суммй

роваНи  соответственно, четвертый вход блока. суммировани  соедииен со вторым входом  чейки преобразо1ваНй , выходы блока суммировани   вл ютс  вькрдамН  чейки преобразовани . Кроме того, это устройство содержит два сдвиговых регистра, информационный регистр и блок управлени .

Недостатком этого устройства  вл етс  относительно низкое быстродействие и сложность управлсии .

10

Целью изобретени   вл етс  повышение быстродействи .

Это достигаетс  тем, что преобразователь содержит дополнительные  чейки преобразовани , объединенные в треугольную матрицу,

15 i-ый ((K-l) столбец которой состоит из (K-i)  чеек преобразовани , j-а  строка ( i (К-1) состоит из j  чеек преобразовани , где К число разр де преобразуемого кода, К бло ков коррекции, вторую группу злементот И,

20 группу элементов ИЛИ, первый и второй элементы ИЛИ и (К-1) группу последовательно соединенных вычитателей, выходы п-ой ((K-2) группы вычитателей соединены с 37 аервыми входами  чеек преобразовани  (п+2)ой строки, вторые входы первых  чеек преобра зовани  всех строк, кроме первой, соединены с вьк6дами группы элементов ИЛИ, вторые входы  чеек преобразовани  q-oro столбца (Q«2i(K-l) соединены с первыми выходами  чеек преобразовани  (q-l)-oro столбца, первые входы  чеек преобразовани  второй строки соединены с выходами первого и второго элементов ИЛИ, первый и второй входы  чейки преобразоваш  первой строки соединены с вы :Шда1йШр1Й6г0 и второго элёментот ЙПпервой группы, первые входы группы блоков, коррек1ЩИ Соединены с выходами второй группы элементов И, второй вход i-ro блока коррекции соединен с первым выходом (i+l)-oro блока коррекции и первыми входами первых вычитате лей всех групп, вторые входы вычитателей п-ой группы, кроме последнего в груШёТ Единены со вторыми вь1ходами  чеек преобразовани  (п+2)-ой строки, второй вход последнего вычит тел  п-ой группы соединен с первым выходом послещгей  чейки преобразовани  (п+2)-ой стро ки, nepisbie входы элементов И первой и второй групп и третьи входы всех  чеек преобразовани  соединены с управл ющей шиной, вторые входы элементов И первой группы соедине ны сО вторыми входами элементов И второй группызторые выходь всех блоков коррекции, кроме первого, соединены с первыми входами г руппы элементов ИЛИ, вторые входы которых соединены с одноименными выходами элементов И первой группы, входы первого элемента ИЛИ соединены со вторыми выходами первого блока коррекции и  чейки преобразовани  первой строки соответственно, входы второго элемента ИЛИ соединены с первыми выходами первого блока коррекции и  чейки преобразовани  первой ётрШн отаётствевдо.Другое отличие предложенного устройства СОСТОИТ в Том, что в нем блок кор рекции ордержит сумматор, входь которого  вл ютс  входами блока коррекции, схему срШнёни  с константой, три-элемента И и элемент ИЛИ, первью входы всех элементов И соёдИнеИы . с первым, вторым и третьим вы одами схемы сравнещ  с константой соответственно, вторые входы всех элементов И соедиИены со вторым выходом схемы сравнени  с константой, выходы второго и третьего элементов И соединены со входами элемента ИЛИ, выход которого соединен со вторым выходом блока коррекции выход первого элемента И соединен с первым выходом блока коррекции. На фиг. I показана блок-схема преобразовател ; на фиг 2- блок-схема  чейки преобразовани ; иа фиг. Я - схема  чейки коррекции. Пре(эбразователь кодов содержит  чейки преобразовани  1, которые объединены в треJyrohuiyiu .матрицу, содер ащую при преобразрв 4. .. НнИк-разр дного кода К строк и К столбцов  чеек перевода, причем в i-той строке иаходитс  i  чеек, а в i-том столбце содержитс  (K-H-i )  чеек перевода. В состав  чейки пре- . образрвани  входит блок 2 умножени  на константу и блок 3 суммировани . Выходы блока суммировани  объединены соответственно с выходами 4 и 5  чейки преобразовани . Входы уменьшаемого 6 и 7 блока суммировани  3  чейки 1 соединены соответственно с входами 8 и 9  чейки преобразовани , входы 10 и 11 вычитаемого блока суммировани  3 подсоединены к выходам блока 2 умножени  на константу, вход которого подключен к входу 8  чейки I. Преобразователь содержит вычитатели 12 и первую и вторую группы 13, 14 элемЕНТов И. Выход 4  чеек I, начина  с второй строки и конча  последней, подключен к входу 9  чейки 1 соседней справа в строке. Выход 5 каждой  чейки 1, начнна  с второй строки, соединен со входом 15 вьрштател  12. Выход 16 вь1читател  12 соединен с вх:одом 17 соседнего справа в строке вычитател  12. Выход 18 вычитател  12 подсоединен к входу 8  чейки 1 соседней снизу в столбце. ... . . . Выход 5  чейки 1 первой строки подключен через элемент ИЛИ 19 к входу 8 первой  чейки 1 второй строки. Выход 4 последних в строках  чеек 1 подсоединен через вычитатель 12 к входу 8  чейки 1 последней в соседней снизу строке треугольной матрицы. Выход 5 всех  чеек 1 последней строки и выход 4 последней  чейки 1 последней строки подключе,ны через вычитзтели 12 к выходным полюсам 20 П{зеобразова1тел . Входные полюса 21 преобразовател  через группу элементов И 14, столбец  чеек коррекции 22 и группы злемеитов И.ЛИ 23 подключены к входам 9  чеек 1 первого столбца. В состав каждой двухвходовой  чейки; коррекции 22 с двум  выходами вход т сумматор 24, схема сравнени  25, элементы И 26, 27, 28 и элемент ИЛИ 29, Входы сумматора 24 объединены с входами 30, 31  чейки 22. Выход сумматора 24 соединен; с входом схемы сравнени  25 и через элемент И 28 и ИЛИ 29 подсоединен к выходу 32  чейки 22. Выходы 33 и 34 схемы сравнени  25 соединены через элементы И 27 и ИЛИ 29 с выходом 32  чейки коррекции 22. Выход 34 схемы сравнени  25 соедиИен через элементы И 28 и ИЛИ 29 с выходом 32  чейки 22. Выходы 34 и 35 схемы сравиени  25 соединены через элемент И 26 с выходом 36  чейки 22. Выход 32  чейки 22 соединен через элемент ИЛИ 23 С входом 9 соседней в стороне  чейки 1. Другой вход элемента ИЛИ 23 соединен через элемент И 13 с входньп« полюсом 21 преобразовател . Выход 36  чейки 22 подсоединен к входу 31 соседней сверху в столбце  чейки 22 и через вход 17 вычитатёл  12 с входом 8 первой в соседней снизу строке  чейки 1. Выход ,32  чейки 22 первой строки соединен через элемент ИЛИ 19с входом 8 первой  чейки 1 второй строки. Выход 36  чейки коррекции 22 первой строки соединен через злемент ИЛИ 37 с входом 8 второй  чейки 1 второй строки. Другой вход элемента ИЛИ 37 соединен с вХо дом 4  чейки 1 первой строки, i-тый входной полюс 21 преобразовател  через элемент И 14 подключен к входу 30  чейки 22 i-той строки и через элемент И 13 подключен к входу 9 первой  чейки 1 i-1-той строки треугольной матрицы. Элементы И 14, 13 подключены к вход ным полюсам 21 преобразовател . Блоки суммировани  3 каждой  чейки 1 подсоед 1нены к управл ющей шине 38. Первый входной полю 21 преобразовател  через элемент И 13 подклю чен к входу 8  чейки преобразовани  1 первой строки матрицы. Преобразователь работает в двух режимах. Перевод кода в код с большим основанием Перед началом работы на управл ющую ши ну 38 подаетс  единичный сигнал, который закрьшает элементы И 14, вследствие чего исход ный код не поступает на входы 30  чеек 22 блока коррекции, настраивает блок суммировани  3 преобразовани  1 на реализацию операции вычитани  и открьгаает элементы И 13. На сумматоре 24  чейки коррекции 22 суммируютс  нулевые сигналы, поступающие через входы 30, 31  чейки коррекции на входы сумматора. Результат суммировани  - нулевой сигнал, снимаемый с выхода сумматора, поступ ет на вход схемы сравнени  с константой 25 и на вход-элемента И 2,8. Поэтому на выходе элемента И 28 по вл етс  нулевой сигнал. Вследствие того, что на выходах 33, 34, 35 схемы сравнени  25 по вл ютс  нулевые сигналы , то они через элементы И 27, 28, ИЛИ 29 поступают соответственно на выход 32  чейки коррекции и, кроме того, через злемент И 26 на выход 36  чейки коррекции, в результате чего на соответствующих входах элементов ИЛИ 37, 23 по вл етс  нулевой сигнал. На управл ющие входы 17 вычитателёй 12 подаютс  нулевые сигналы. Под действием нулевого сигнала вычитатёл  12 осуществд ют передачу сигналов, поступающих на вход 15, на выход 18 без изменени  и на выходе заема 16 вырабатывает нулевой сигнал. На входные полюса 21 преобразовател  подаетс  исходный код с основанием системьг счислени  R. Разр ды расположены по старшинству сверху вниз. Младшие разр ды кода поступают через входные полюса 21 преобразовател , элементы И 13, ИЛИ 23 на входы 9 соответствующих  чеек преобразовани  1. Старший разр д кода поступает через самый верхний входной полюс 21 преобразовател , элемент И 13 на вход 8  чейки преобразовани  первой строки. С входа 8 старший разр д поступает на вход блока 2 умножени , на выходах которого по вл етс  сигнал, равный результату .умножени  числа, поступившего на вход 8  чейки преобразовани  на константу (S-R), где S - основание системы счислени , в которую осуществл етс  перевод кода, R - основание системы счислени , из которой осуществл етс  перевод кода. На вычитателе 3 из двух разр дов, поступающих черезвходы 8 и 9  чейки 1 на входы уменьшаемого 6, 7 вычитатёл  3, вь1Чнтаетс  значение старшего разр да, умноженного на константу (S-R) блоком умножени  2, поступающее на входы вычитаемого 10, 11 вычитате л  3. . Младший разр д результата вычитани  с выхода 5 i-той в строке  адйки I, через вычитатель 12 поступает на вход 8 i-той  чейки 1 следую1цей строки с выхода 5  чейки 1 первой строки, через злемет ИЛИ 19 на вход 8 первой  чейки 1 второй строки. Старший разр д этого результата с выхода 4 i-той в строке  чейки 1 поступает на вход 9 i+1-ой  чейки Г той же строки, с выхода 4  чейки 1 первой строки через элемент ИЛИ 37 на вход 8 второй  чейки 1 второй строки, с выхода 4 последней в строке  чейки 1 на вход 8 последней  чейки нижней строки через вычитатель 12. За такт работы схемы код преобразуемого числа в системе счислени  по вл етс  на выхоД ных по;1юсах 20 преобразовател , соединенных через вычитатели 12 с выходами 5  чеек 1 нижней строки и выходом 4 последней  чейки 1 этой строки. Блок 2 умножени  и вычитатель 3 работают в системе 1Счисле1В1 ; с результирующим основанием. Работа преобразовател  по сн етс  примером.

0-п

/г

Claims (2)

1. V fc МОЗЗ 5 Операции производ тс  над двум  разр ддми На выходах  чеек также образуютс  значени  разр дов. Так верхн   строка примера означает операцию вытатами  (14)g - (03)g - (ll)g. Перевод чисел в код с меньшим основанием. Перед началом работы на управл ющую ишну 38 подаетс  нулевой сигнал, который закрывает элементы И 13 и запрещает подачу исходного кода через элементы ИЛИ 23 непосредствен но на входы 9 первых в строках  чеек перево; да I. Кроме того, нулевой сигнал по управл кь щей шине 38 устанавдивает блоки суммировани  3  чеек перевода 1 на реализацию операдаи сложени  и открьшает элементы И 14, через к6тЬ PLIC разр ды кода с входных полюсов 21 Поступают непосредствен1ю йа входы 30  чеек коррекции 22 блока коррекций.. . Ячейки коррекции реализуют следующие функции: суммироваггие 4iiсел, поступающих на входы -30, 31 На сумматоре 24; . вычитание из результата сум щровани  константы , равной основанию системы счислени , некоторую осуществл етс  перевод щ схеме 2757 сравнени  25 (в случае выполнени  перевода из системы с большим основашем в систему с меньшим основадаем); если результат вычитани  больше или равен нулю, осуществл етс  передача его через эпемен. ты И 27, ИЛИ 29 и И 26 соответственно на выходы 32   36  чейки 22; если результат вычитани  меньше нул , осуществл етс  передача результата суммировани  с выхода сумматора 24 через элементы И 28, ИЛИ 29 на. выход 32. Преобразователь работает следующим образом . На входы 21 поступает код числа. Столбец  чеек коррекции 22 преобразует код таким образом, что его разр дные цифры станов тс  меньше Р. На вычитател х 12 происходит вычитание из прсйлежуточного результата, поступаницего на входы вычитателей константы - равной (S-R) в том случае, если на вь1ходе 36 соответствую1цей  чейки 22 ненулевой код. В противном случае происходит вычитание нул . За один такт на выходах 20 по вл етс  , результат. Работа Гфеобр1аэовател  по сн етс  примером. W.10.H. 12 Таким образом преобразование осуществл е сй Ж1 сдан такт, что приблизительно в К раз сокращает врем  преобразовани . Формула изобретени  . Преобразователь кодов, содержащий вычитатель , первую группу элементов И,  чейку преобразовани , состо щую из блока умножени на константу и блока суммировани , первый вход которого соединен с первым входом  чейки преобразовани  и входом блока умножени  на константу, первый и второй выходы которого соединены со вторым и третьим входами блока сумлшровани  соответственно, четвертый вход блока суммировани  соединен со вторым входом  чейки преобразовани , выходы блока суммировани   вл ютс  выходами  чейки преобразовани , отличающийс , тем, что, с целью повьщтенн  быстродействи . S ой содержит дополнительные  чейки преобразовани , объединенные в треугольную матрицу , i-тьй ((K-I) столбец которой состоит из (K-i)  адек преобразовани , а j-та  Строка ((K-l) состоит из j  чеек преобразовани , где К число разр дов преобразуемого кода, К блоков коррекции, вторую группу элементов И, группу элементов ЦЛИ, первый и второй элементы ИЛИ и (К-1) группу последовательно соединенных вычитателей, выходы п-ой (n il-;-(K-2) группы вычитателей соедаиены с первыми входами  чеек преобразовани  ()-ой строки, вторые входы первых  чеек преобразовани  всех строк, кроме первой, соединены с выходами группы элементов ИЛИ, вторые входы  чеек преобразовани  q-oro столбца (K-l) соединены с первыми выходами  чеек преобразовани  (q-l)-oro столбца, первые входы  чеек преобразовани  второй строки соединены с выходами первого и второ- го элемеитов ИЛИ, первый и второй входы шгейкй преобра:ювзш1  первой строки соединены о BbixoMaNni первого и второго элементов И первой группы, первые входы группы блоков коррек1ши соедапены с выходами второй группы элеметов И, второй вход i-ro блока коррекции соединен с первым выходом (i+l)-oro блока KoppeKljjiH и первыми входами первых вы штателей - всехгрупп, вторые входы вычитателей п-ой грулпы, кроме последнего в группе, соединены со вторыми выходами  чеек преобразовани  (п+2)-ой строки, второй вход послед него выадтател  п-ой группы соединен с первы выходом последней  чейки преобразовани  (п-1-2)-ой строки, первые входы элементов И первой и второй групп и треты входы всех  чеек преобразовани  соединены с управл ютцей Чиипой, вторые входы элеме1ггов И первой группы соединены-со вторыми входами элементов И второй группы, вторые выходы всех блоков коррекции, кроме первого, соединены с первыми входами группы злементов ИЛИ, BTopbte входы которых соединены с одно именными выходами элементов И первой группы , входы первого элемента ИЛИ соеданены со вторыми, выxoдa ш первого блока коррекци и  чейки преобразоваш  первой строки соот12 ветственно, входы второго элемента ИЛИ совг данены с первыми выходами первого блока коррекции и  чейки преобразовани  первой строки соответственно.
2. 2. Преобразователь по п. 1, о т л и ч а ю щ и и с   тем, что в нем блок коррекции содержит сумматор, входы которого  вл ютс , входами бдока коррекции, схему сравнени  с константой, три элемента И, элемент ИЛИ, первые входы всех элементов И соединены с. первым , вторым и третьим выходами схемы сравнени  с константой соответственно, вторые 1ВХОДЫ всех злементов И соединены со вторым, |выходом схемы сравнени  с константой, выходы второго и третьего элементов И соединены со входами элемента ИЛИ, выход которого соединен со вторым выходом блока коррекции, выход первого элемента И соединен с первым выходом блока коррекции. Источники информации, прин тые во внимание при экспертизе 1. Патент США N 3535500, кл.235-155, 1973. 2- Авторское свидетельство СССР № 526848, кл. G 06 F 5/02, 1974 (прототип).

   2

   J2

   2S.