SU467364A1 - Дифференцирующее устройство - Google Patents
Дифференцирующее устройствоInfo
- Publication number
- SU467364A1 SU467364A1 SU2025616A SU2025616A SU467364A1 SU 467364 A1 SU467364 A1 SU 467364A1 SU 2025616 A SU2025616 A SU 2025616A SU 2025616 A SU2025616 A SU 2025616A SU 467364 A1 SU467364 A1 SU 467364A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- code
- matrices
- voltage
- Prior art date
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
1
Изобретение относитс .. устройствам дл выполнени операций дифференцировани и может быть использовано в устройствах управлени , например, при управлении по производным , в аналого-цифровых вычислительных машинах, в устройствах аналого-цифрового преобразовани информации со сжатием и т. п.
Известно дифференцирующее устройство, содержащее преобразователь напр жение- код (ПНК) и преобразователи код - напр жение (ПКН), сдвигающие регистры, инвертирующие усилители, сумматоры и резисторы на входах сумматоров.
При этом выход ПНК подключен к соединенным параллельно сдвигающим регистрам, выходы каждого разр да которых подключены ко входам соответствующих ПКН, выходы которых через инвертирующие усилители подключены к весовым резисторам соответствующих сумматоров.
Недостатком известного устройства вл етс невозможность его применени дл дифференцировани входных напр жений, производна которых мен етс в щироких пределах.
Цель изобретени - расширение диапазона изменени производной.
Поставленна цель достигаетс тем, что устройство содержит пороговый элемент, регистр , блок управлени и множительные матрицы; входы множительных матриц подсоединены к выходам соответствующих ПКН, а выходы - ко входам инвертирующих усилителей, управл ющие входы множительных матриц через последовательно соединенные регистр, блок управлени и пороговый элемент соединены с выходом сумматора.
На чертеже изображена функциональна схема устройства.
Дифференцирующее устройство содержит преобразователь 1 напр жение-код (ПНК), разр дные выходы которого подключены к цифровым входам преобразователей 2 коднапр жение (ПКН), множительные матрицы 3, соединенные аналоговыми входами с выходами ПКН 2. Множительные матрицы выполнены на резисторах, работающих в режиме умножени кода на напр жение. Выходы множительных матриц через инвертирующие усилители 4 и весовые резисторы 5 соединены со входами сумматора 6. Выход сумматора через пороговый элемент 7, блок 8 управлени и регистр 9 соединен с цифровыми входами множительных матриц 3.
Периодические выборки преобразуемого сигнала Ux, формируемые ПНК 1, поступают на входы соответствующих ПКН 2. При этом они образуют периодическую последовательность цифровых значений преобразуемого сигнала. В первом регистре кода содержитс
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2025616A SU467364A1 (ru) | 1974-05-17 | 1974-05-17 | Дифференцирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2025616A SU467364A1 (ru) | 1974-05-17 | 1974-05-17 | Дифференцирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU467364A1 true SU467364A1 (ru) | 1975-04-15 |
Family
ID=20584988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2025616A SU467364A1 (ru) | 1974-05-17 | 1974-05-17 | Дифференцирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU467364A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU218504U1 (ru) * | 2022-10-21 | 2023-05-29 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет аэрокосмического приборостроения" | Параллельный преобразователь двоичного кода в напряжение повышенной точности с резистивной матрицей на весовых резисторах |
-
1974
- 1974-05-17 SU SU2025616A patent/SU467364A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU218504U1 (ru) * | 2022-10-21 | 2023-05-29 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет аэрокосмического приборостроения" | Параллельный преобразователь двоичного кода в напряжение повышенной точности с резистивной матрицей на весовых резисторах |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU467364A1 (ru) | Дифференцирующее устройство | |
SU474937A1 (ru) | Аналого-цифровой преобразователь | |
SU949662A1 (ru) | Множительно-делительное устройство | |
KR910700469A (ko) | 디지탈 거리 상관기 | |
SU378881A1 (ru) | Устройство для кусочно-линейной аппроксимации функций | |
SU924853A2 (ru) | Преобразователь напр жени в код | |
SU498734A1 (ru) | Преобразователь напр жени в код конвейерного типа | |
SU547966A1 (ru) | Преобразователь кода в аналоговую величину | |
SU577673A1 (ru) | Преобразователь кода в частоту | |
SU565309A1 (ru) | Накапливающий регистр | |
JPS568952A (en) | Multifrequency signal generating circuit | |
SU818006A1 (ru) | Интегрирующий преобразователь на-пР жЕНи B иНТЕРВАл ВРЕМЕНи | |
SU363990A1 (ru) | Время-импульсный функциональный преобразователь | |
SU433474A1 (ru) | Устройство для преобразования кодов | |
SU741285A1 (ru) | Устройство дл кусочно-линейной аппроксимации функций времени | |
SU504248A1 (ru) | Аналоговое запоминающее устройство | |
SU974381A1 (ru) | Аналого-цифровой функциональный преобразователь | |
SU924851A1 (ru) | Способ преобразовани напр жени в код | |
SU780186A1 (ru) | Функциональный преобразователь код-напр жение | |
SU741458A1 (ru) | Преобразователь напр жени -код одиночных импульсов | |
SU447724A1 (ru) | Функциональный преобразователь | |
SU557468A1 (ru) | Преобразователь сопротивлени в частоту | |
SU1096674A2 (ru) | Преобразователь угла поворота вала в код | |
SU508786A1 (ru) | Многоканальный коррелометр | |
SU1695506A1 (ru) | Устройство сглаживани сигнала цифроаналогового преобразовател |